3、常见DRC错误类型（二）：过孔与焊盘间距不足、丝印重叠、铜皮孤岛

好，咱们接着聊DRC错误。上一章讲了线宽线距和开短路，这次我挑三个在封装协同设计里特别容易踩的坑——过孔与焊盘间距、丝印重叠、还有铜皮孤岛。这三个问题，说白了就是“看着小，麻烦大”。

我刚开始做封装设计那会儿，总觉得DRC报的“间距不足”是软件太死板。直到有一次，一个过孔离BGA焊盘太近，回流焊时焊料直接顺着过孔流走了，整颗芯片虚焊。嗯，从那以后我再也不敢小看这些规则了。

3.1 过孔与焊盘间距不足

这个错误太常见了。尤其是在高密度封装里，走线空间本来就紧张，很多人习惯把过孔贴着焊盘打。你想想看，这样做确实省空间，但风险也大。

为什么会报错？
设计规则里对“过孔外缘到焊盘外缘”有最小间距要求。这个值通常由PCB厂家的工艺能力决定，一般建议≥0.15mm（6mil）。如果小于这个值，DRC就会亮红灯。

我在项目中遇到过一种情况：设计者为了把走线从焊盘中间穿过去，把过孔打在焊盘正下方。DRC没报错，因为用的是“盘中孔”设计。但问题是，这个过孔没有做树脂塞孔处理，结果焊接时焊料全漏了。所以，盘中孔必须做塞孔处理，否则就是定时炸弹。

避坑指南：

• 过孔与焊盘间距，建议留0.2mm以上，别卡着0.15mm的极限值
• 如果必须用盘中孔，记得标注“树脂塞孔+电镀填平”
• 检查过孔是否落在焊盘的阻焊开窗范围内——有时候间距够，但阻焊层重叠了

3.2 丝印重叠

丝印重叠这个错误，说实话，很多新手觉得无所谓。“丝印嘛，印在板子上又不影响电气性能。” 这话对了一半。丝印确实不影响导通，但会影响装配和测试。

为什么DRC要管丝印？
因为丝印层是用来标注元件位号、极性标记、版本号的。如果两个丝印重叠了，你根本看不清哪个是R1、哪个是C2。贴片机识别标记时也可能出错。

我记得有一次，一个同事把两个电容的丝印框叠在一起了。生产时贴片机把C1贴到了C2的位置，结果板子一上电就冒烟。查了半天，发现是丝印重叠导致操作员看错了极性方向。

避坑指南：

• 位号文字尽量放在元件本体旁边，不要压在焊盘上
• 如果空间实在不够，可以缩小丝印线宽（从0.2mm缩到0.15mm），但别小于0.1mm，否则印刷不清楚
• 极性标记（如二极管、电解电容的“+”号）必须清晰可见，不能与其他丝印重叠
• 我个人的习惯：布局完成后，先关掉电气层，只看丝印层，肉眼扫一遍有没有重叠

3.3 铜皮孤岛

铜皮孤岛，也叫“铜皮死区”或“孤铜”。指的是大块铜皮中，有一小块铜皮被挖空区域完全包围，跟其他铜皮没有任何连接。

为什么这是个问题？
孤岛铜皮在电气上是悬空的。它既没有接地，也没有接电源。在高频信号旁边，孤岛铜皮会像一根天线一样，接收或辐射噪声。更麻烦的是，如果孤岛铜皮面积够大，在PCB蚀刻时可能脱落，造成短路风险。

我曾经处理过一个射频模块的案例。板子测试时发现某个频段的噪声特别大，查了三天，最后发现是一块孤岛铜皮在作怪。那块铜皮大概有5mm²，悬空在GND层旁边，像个寄生天线一样把干扰耦合到了信号线上。

怎么处理？

• 最简单的办法：用“死铜删除”功能一键清除
• 如果那块铜皮面积较大，可以考虑用接地过孔把它连接到GND层
• 在铺铜设置里，勾选“Remove Dead Copper”或“Delete Isolated Shapes”
• 我建议：铺铜完成后，手动检查一下大面积的孤岛。自动删除有时会误删有用的铜皮（比如散热用的铜块）

知识体系总览

下面这张图，我把这三种错误类型的关键点串起来了。你可以把它当作一个快速检查清单。

这三种错误，其实都有一个共同点：它们不会立刻让板子报废，但会在生产或测试阶段给你找麻烦。过孔间距不足可能导致焊接不良，丝印重叠可能导致贴装错误，铜皮孤岛可能引入噪声。每一个都是“小问题大麻烦”的典型。

我个人的习惯是，每次跑完DRC，先看这三类错误。如果数量不多，当场改掉。如果数量多（比如几百个孤岛），我会先分析原因——是不是铺铜参数设得太激进了？是不是挖空区域太多？找到根因再批量处理，比一个个改要高效得多。

好了，这一章就到这里。记住：DRC不是用来找茬的，它是帮你提前发现问题的。别嫌它烦，等板子出了问题再回头改，那才叫真烦。

可可精品资料库