01
时序收敛概述
什么是时序收敛？核心挑战、基本流程与关键指标
概念流程
02
时序分析基础
建立/保持时间、时钟偏斜与抖动、组合延迟、路径分类
STA时钟
03
约束文件入门
SDC结构、时钟/IO约束、优先级与覆盖规则
SDC约束
04
综合阶段优化
逻辑综合策略、重定时、流水线、资源共享与复制
综合优化
05
布局规划技巧
芯片/FPGA布局、宏单元摆放、I/O分配、时钟域划分
布局Floorplan
06
时钟树综合
时钟树结构、偏斜平衡、门控影响、脚本示例
CTS时钟
07
布线阶段优化
拥塞控制、关键路径优先级、布线后修复、增量布线
布线Route
08
静态时序分析入门
STA概念、与动态仿真区别、工具流程、报告解读
STA分析
09
时序路径分析
setup/hold路径、异步路径、多周期与伪路径
路径时序
10
时序违例修复策略
setup/hold修复、组合逻辑优化、缓冲器插入
修复违例
11
流水线设计方法
基本原理、级数确定、时序平衡、冒险解决
流水线架构
12
寄存器重定时
重定时原理、前向/后向、约束条件、工具使用
重定时Retiming
13
并行处理技术
并行架构优势、数据/任务并行、时序平衡与挑战
并行性能
14
关键路径识别
定义与特征、STA报告、可视化、优先级排序
关键路径分析
15
多时钟域设计
跨时钟同步、同步器设计、异步FIFO、CDC验证
CDC跨时钟
16
低功耗时序优化
电压缩放、多阈值单元、时钟门控、功耗性能权衡
低功耗时序
17
物理综合技术
物理综合与逻辑综合区别、物理感知流程、布局后优化
物理综合布局
18
增量编译与设计分区
增量编译原理、分区策略、分区约束、脚本示例
增量分区
19
时序收敛脚本自动化
Tcl应用、自动约束生成、报告分析、修复流程
脚本Tcl
20
高级约束技术
多周期精细控制、虚假路径、时钟组、约束调试
约束高级
21
片上变化与统计STA
PVT影响、OCV/AOCV、SSTA基础、变化建模
OCVSSTA
22
时序收敛的迭代流程
综合-布局-布线迭代、收敛曲线、关键决策、自动化框架
迭代流程
23
FPGA时序收敛实战
FPGA架构特点、时钟资源、布局约束、案例
FPGA实战
24
ASIC时序收敛实战
ASIC流程、标准单元库、时钟树综合、案例
ASIC实战
25
高速接口时序设计
DDR/SerDes接口、源同步约束、仿真验证
接口高速
26
时序收敛中的常见陷阱
过度约束、保持时间忽略、CDC处理不当、工具设置
陷阱经验
27
时序收敛的团队协作
规范与约束管理、版本控制、评审机制、文档化
团队协作
28
时序收敛工具链
Synopsys/Cadence/Siemens、数据流、配置与脚本库
工具EDA
29
前沿时序收敛技术
机器学习优化、云原生EDA、自适应优化、3D IC
前沿ML
30
综合案例与项目实战
RTL到GDS完整流程、问题记录、总结与经验分享
项目综合