VIP20
本课程属于:027-时序收敛 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

时序收敛中的跨层互连优化

📚 共计 30 章节
01
跨层互连优化概述
什么是跨层互连?为什么是时序收敛的瓶颈?目标与挑战
基础概念
02
互连延迟的物理根源
RC延迟模型、尺寸缩放效应、线间串扰影响
物理RC
03
工艺节点对互连的影响
28nm, 16nm, 7nm, 5nm 互连性能变化趋势
工艺节点
04
互连层次结构
全局、半全局、局部互连的特点与用途
层次架构
05
金属层选择策略
根据信号类型(时钟/数据/电源)选择金属层
金属层信号
06
线宽与线间距优化
最小线宽 vs 最佳线宽,间距对串扰和延迟的权衡
线宽间距
07
缓冲器插入技术
为什么需要缓冲器?插入位置与尺寸优化
缓冲器时序
08
中继器(Repeater)设计
工作原理、间距与延迟的关系
中继器优化
09
屏蔽线(Shielding)技术
电源/地屏蔽、相邻线屏蔽、效果评估
屏蔽SI
10
差分信号互连
差分对布线规则、共模噪声抑制、时序优势
差分信号
11
时钟树综合中的互连优化
时钟线宽选择、屏蔽、偏移控制
时钟CTS
12
电源网络(PDN)互连优化
IR Drop与互连电阻、电源环与条带设计
PDN电源
13
信号完整性(SI)与互连
反射、振铃、过冲/下冲的根源与缓解
SI完整性
14
串扰噪声与时序
Crosstalk Delta Delay、串扰修复技术
串扰噪声
15
布线资源分配
布线拥塞对时序的影响、层分配策略
布线拥塞
16
多层布线拓扑优化
总线、蛇形线、鱼骨形布线的时序考量
拓扑多层
17
通孔(Via)优化
通孔电阻电容、双通孔/阵列通孔、时序影响
通孔Via
18
互连建模与仿真
RLC寄生提取、SPICE仿真、分布式 vs 集总模型
建模仿真
19
EDA工具中的互连优化
ICC2/Innovus 互连优化命令与流程
EDA工具
20
互连优化脚本实践
Tcl脚本实现线宽调整、缓冲器插入、屏蔽线添加
Tcl脚本
21
工艺角(PVT)对互连的影响
不同工艺角延迟变化、最差情况分析
PVT工艺角
22
温度反转效应
高温下互连延迟变小现象及应对
温度反转
23
互连与标准单元库协同优化
驱动强度与互连负载匹配
库协同
24
3D IC中的跨层互连
TSV、微凸点、混合键合对时序的影响
3DTSV
25
片上网络(NoC)互连
NoC拓扑、路由策略、与总线时序对比
NoC网络
26
光互连技术展望
硅基光电子互连、降低延迟与功耗潜力
光互连前沿
27
跨层互连的功耗优化
低摆幅互连、电荷回收、功耗与延迟权衡
低功耗优化
28
跨层互连的可制造性设计(DFM)
天线效应、应力效应、光刻热点影响
DFM制造
29
案例分析:AI芯片跨层互连时序收敛
从问题定位到优化方案实战
案例AI
30
跨层互连优化未来趋势
AI辅助布线、自适应互连、石墨烯互连
未来趋势