VIP20

本课程属于：027-时序收敛 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

从时序违例到签核：STA实战路径全解析

📚 共计 30 章节

STA基础概念

什么是静态时序分析，为什么需要STA，STA在芯片设计流程中的位置。

时序路径与单元

时序路径的组成（起点、终点、组合逻辑），标准单元库中的时序参数。

建立时间与保持时间

建立时间违例与保持时间违例的物理意义，以及它们对芯片功能的影响。

时钟定义与约束

创建时钟(create_clock)、生成时钟(generated_clock)、时钟延迟与不确定性。

输入输出延迟约束

set_input_delay/set_output_delay 的设置方法与实战技巧。

时序例外约束

set_false_path、set_multicycle_path、set_max_delay/min_delay 的应用场景。

时序报告解读

如何读懂 setup/hold 报告，slack、data path、clock path 的含义。

片上偏差(OCV)的概念，时钟重构悲观去除(CRPR)的原理与设置。

时序库文件(.lib)

NLDM、CCS 模型，如何从 .lib 中提取延迟与功耗信息。

寄生参数提取

SPEF 文件格式，RC 提取对时序的影响，不同工艺角下的寄生参数。

STA流程搭建

从网表到时序签核的完整流程，工具链介绍（PrimeTime, Tempus）。

PrimeTime 入门

PrimeTime 的基本命令，读取设计、库、约束，运行 STA。

PrimeTime入门

PrimeTime 高级命令

report_timing, report_constraint, update_timing 的深度使用。

时序违例修复策略

setup 违例的修复方法（插 buffer、换 cell、调整时钟树）。

保持时间违例修复

hold 违例的修复方法（插 delay cell、调整路径长度）。

时钟树综合对时序的影响

时钟偏差(skew)与时钟抖动(jitter)对 setup/hold 的权衡。

多时钟域与异步处理

跨时钟域(CDC)的时序约束，同步器设计对 STA 的影响。

功耗与时序的权衡

低功耗技术（DVFS、门控时钟）对时序的影响，IR Drop 与时序。

工艺角与PVT

不同工艺角(SS, TT, FF)下的时序分析，最差情况与最好情况分析。

片上变化建模

AOCV 与 POCV 的原理，如何在 STA 中设置 derate 因子。

时序收敛方法论

从 RTL 到 GDS 的时序收敛策略，ECO 流程。

ECO 时序修复

功能 ECO 与时序 ECO 的区别，手动 ECO 与自动 ECO 工具。

签核标准与检查清单

时序签核的检查项，常见的 signoff 标准（如 setup/hold margin）。

PrimeTime 签核流程

PrimeTime 的 signoff 模式，生成签核报告。

PrimeTimesignoff

Tempus 工具入门

Tempus 与 PrimeTime 的对比，Tempus 的基本使用方法。

时序验证与物理验证的交互

STA 与 LVS/DRC 的关系，寄生参数反标的一致性检查。

物理验证LVS

高级时序分析技术

统计静态时序分析(SSTA)，机器学习在时序预测中的应用。

实战案例一：setup 违例修复

一个 setup 违例从发现到修复的完整过程。

实战案例二：hold 违例修复

一个 hold 违例在 ECO 阶段被修复的完整过程。

课程总结与职业发展

STA 工程师的技能树，从时序分析到芯片签核的成长路径。