01
先进封装概述
什么是先进封装，为什么需要先进封装，先进封装与传统封装的对比。
概念对比
02
互连技术基础
互连的物理层次（芯片级、封装级、板级），互连的电气模型（RLC）。
RLC层次
03
时序分析基础
时序路径的定义，建立时间与保持时间，时钟周期与频率。
STA时钟
04
先进封装中的互连拓扑
2.5D封装（硅中介层），3D封装（TSV），扇出型封装。
2.5D3DFOWLP
05
互连寄生参数提取
RLC参数的意义，提取工具与方法（Q3D, HFSS），工艺角的影响。
Q3DHFSSPVT
06
传输线效应
特性阻抗，反射与振铃，串扰（Crosstalk）机制。
SI反射串扰
07
信号完整性（SI）基础
眼图分析，抖动（Jitter）分类，码间干扰（ISI）。
眼图抖动ISI
08
电源完整性（PI）基础
IR Drop，同步开关噪声（SSN），去耦电容设计。
IR DropSSN去耦
09
时序分析中的互连模型
集总模型 vs 分布式模型，Pi模型与T模型，传输线模型。
Pi模型T模型
10
静态时序分析（STA）在封装中的应用
STA流程，片上变化（OCV）与片上变化（AOCV）。
STAOCVAOCV
11
互连延迟计算
Elmore延迟模型，渐进波形估计（AWE），基于矩的模型。
ElmoreAWE
12
时钟分配网络
时钟拓扑（H-tree, 网格），时钟偏斜（Skew）与抖动（Jitter），封装对时钟的影响。
H-treeSkew
13
TSV（硅通孔）建模
TSV的RLC参数，TSV的电容耦合，TSV的应力影响。
TSV耦合应力
14
微凸点（Micro-bump）与RDL
微凸点的寄生效应，RDL的线宽/线距影响。
μbumpRDL
15
硅中介层（Interposer）时序
中介层走线延迟，中介层电源网络，中介层热效应。
Interposer热
16
多芯片系统时序收敛
芯片间接口时序（如UCIe, HBM），Die-to-Die互连时序。
UCIeHBMD2D
17
HBM（高带宽内存）接口时序
HBM协议时序要求，HBM物理层（PHY）设计，HBM通道建模。
HBMPHY通道
18
UCIe（通用芯片互连）标准
UCIe协议栈，UCIe电气层参数，UCIe时序预算。
UCIe电气层预算
19
封装基板设计
基板材料（BT, ABF），基板走线损耗，基板层叠结构。
BTABF层叠
20
热效应与时序
温度对互连电阻的影响，热膨胀系数（CTE）失配，热仿真与时序联合分析。
热CTE联合仿真
21
工艺角（PVT）分析
工艺角定义，封装工艺角（C, R, RC），最差情况分析。
PVTRC最差
22
时序约束（SDC）编写
创建时钟，输入/输出延迟，伪路径与多周期路径。
SDC约束
23
时序报告解读
建立时间违例分析，保持时间违例分析，关键路径定位。
违例关键路径
24
串扰对时序的影响
串扰导致的延迟变化，串扰噪声容限，屏蔽技术。
串扰屏蔽
25
电源噪声对时序的影响
电源纹波对门延迟的影响，时序裕度降级，动态电压降（dVID）。
dVID噪声
26
统计静态时序分析（SSTA）
为什么需要SSTA，统计模型，SSTA vs 传统STA。
SSTA统计
27
先进封装中的电磁仿真
全波仿真（HFSS），准静态仿真（Q3D），仿真精度与效率权衡。
HFSSQ3D精度
28
测试与验证
ATE测试，边界扫描（JTAG），系统级测试（SLT）。
ATEJTAGSLT
29
案例分析
2.5D FPGA封装时序分析，3D DRAM堆叠时序分析。
FPGADRAM实战
30
未来趋势
Chiplet生态，光互连，2D材料互连。
Chiplet光互连2D材料