3. 建立时间与保持时间：时序违例的物理本质与功能影响
做STA这么多年，我经常被问到同一个问题：“建立时间和保持时间到底有什么区别？违例了会怎样？”
说实话，这个问题看似基础，但真要讲透，得从物理层面说起。你想想看，一个触发器为什么会有这些时间要求？说白了，是因为数字电路里的信号不是瞬间就能稳定的。
3.1 建立时间（Setup Time）的物理意义
建立时间，指的是在时钟有效沿到来之前，数据输入必须保持稳定的最短时间。
为什么要有这个要求？我打个比方。触发器内部其实是一个“采样-保持”结构。时钟沿来临时，它需要一点时间去“看清楚”数据是0还是1。如果数据在时钟沿前还在跳变，触发器就可能读到错误的值。
核心理解：建立时间违例，意味着数据来得太晚了。时钟沿已经来了，数据还没稳定。结果就是——触发器可能采到上一个周期的旧数据，或者干脆采到一个不确定的中间值。
我在一个28nm的项目中遇到过这种情况。一个关键路径的建立时间违例了0.2ns，仿真时一切正常，但芯片回来后，在高温低压下频繁出错。后来定位发现，就是这条路径在极端条件下时序没保住。
3.2 保持时间（Hold Time）的物理意义
保持时间，指的是在时钟有效沿之后，数据输入必须继续维持稳定的最短时间。
这个要求其实更微妙。时钟沿采完数据后，触发器内部需要一点时间把采样结果“锁住”。如果数据在时钟沿后立刻变化，内部锁存还没完成，数据就丢了。
注意：保持时间违例比建立时间违例更难调试。因为建立时间问题通常可以通过降低频率来缓解，但保持时间违例——你降频也没用！
我曾经调试过一个保持时间违例，查了整整两天。最后发现是时钟树综合时，某个分支的时钟延迟比数据路径还短，导致数据比时钟还快到达下一级触发器。嗯，这就是典型的保持时间违例场景。
3.3 建立时间违例 vs 保持时间违例：一张表说清楚
| 对比项 | 建立时间违例 | 保持时间违例 |
|---|---|---|
| 物理本质 | 数据到达太晚 | 数据变化太快 |
| 影响因素 | 组合逻辑延迟、时钟偏斜 | 时钟偏斜、数据路径过短 |
| 降频能否解决 | 可以（周期变长） | 不能（与周期无关） |
| 常见修复手段 | 插入缓冲器、优化逻辑、降低Vt | 插入延迟单元、增加负载 |
| 对功能的影响 | 采样到错误数据，功能失效 | 数据被覆盖，功能失效 |
3.4 它们对芯片功能的具体影响
建立时间违例，说白了就是芯片跑不到你想要的频率。你设计时定的是1GHz，结果实际只能跑800MHz。这在消费电子里可能还能接受，但在通信或汽车芯片里，这就是致命问题。
保持时间违例更隐蔽。它不会因为降频而消失，而且通常只在特定工艺角下出现。我记得有一次，芯片在常温下跑得好好的，一到低温就随机出错。查了半个月，最后发现是保持时间在低温角下违例了——因为低温下晶体管速度变快，数据路径延迟变小，反而更容易出现保持时间问题。
避坑指南：我曾经在项目里吃过亏——只关注了建立时间，忽略了保持时间。结果流片回来，芯片在低温下频繁死机。从那以后，我每次做STA都会先检查保持时间，尤其是那些数据路径很短、时钟偏斜很大的路径。
3.5 时序违例的物理根源：一个SVG图
下面这张图展示了建立时间和保持时间的物理含义，以及违例发生时数据与时钟的关系。
3.6 实际项目中的经验总结
做STA这么多年，我总结了几条经验：
- 建立时间违例——先看是不是时钟偏斜太大。如果是，调整时钟树。如果不是，再考虑优化逻辑或换单元库。
- 保持时间违例——先看数据路径是不是太短。如果是，插入延迟单元。注意，延迟单元要加在数据路径上，不是时钟路径上。
- 两者同时违例——这种情况最头疼。我遇到过，最后是通过调整时钟相位和插入缓冲器组合解决的。
一个小技巧：在做STA之前，先跑一遍DRC（设计规则检查）。很多时序问题其实源于物理设计阶段的错误，比如时钟树没平衡好、电源网格没做好。先把这些基础问题解决了，STA会轻松很多。
好了，建立时间和保持时间就讲到这里。记住一句话：建立时间决定芯片能跑多快，保持时间决定芯片能不能跑。两者缺一不可。
可可精品资料库