时钟定义与约束：创建时钟、生成时钟、时钟延迟与不确定性

时钟，是数字芯片的“心跳”。

做STA这么多年，我见过太多因为时钟没定义好，导致后端跑出“假违例”或者“真漏报”的案例。说白了，时钟约束是STA的基石。你地基没打牢，上面分析得再漂亮，也是白搭。

今天咱们就聊聊时钟定义里的四个核心概念：create_clock、generated_clock、时钟延迟和时钟不确定性。

1. 创建时钟：给芯片一个“心跳”

create_clock 是最基本的命令。它的作用，就是告诉STA工具：“嘿，这个端口或引脚上，有一个周期为X的时钟信号”。

语法很简单，但细节很多。我习惯这样写：

create_clock -name clk_sys -period 10.0 [get_ports clk_in]

这里有几个关键点：

  • -name：给时钟起个名字。我个人习惯用“模块名_时钟名”的格式，比如“uart_clk_48m”，这样在report里一眼就能看出来是哪个模块的时钟。
  • -period：周期，单位是ns。10.0ns对应100MHz。
  • [get_ports clk_in]：时钟源的位置。可以是芯片的输入端口，也可以是PLL的输出引脚。
小技巧： 我建议在创建时钟时，尽量把 -waveform 参数也加上。虽然默认是50%占空比、上升沿在0时刻，但显式写出来更安全，也方便后续检查。

举个例子：

create_clock -name clk_sys -period 10.0 -waveform {0 5} [get_ports clk_in]

这表示时钟周期10ns，上升沿在0ns，下降沿在5ns。嗯，这里要注意：waveform里的时间单位跟period一致，都是ns。

2. 生成时钟：分频、倍频与衍生时钟

芯片里很少有只有一个时钟的情况。PLL出来之后，通常会经过分频器、门控电路，产生多个衍生时钟。这时候就要用 create_generated_clock。

它的核心思想是：这个时钟不是凭空产生的，它是基于另一个时钟（主时钟）通过某种变换得到的。

最常见的场景是分频：

create_generated_clock -name clk_div2 -source [get_ports clk_in] -divide_by 2 [get_pins divider_reg/Q]

这里 -source 指定了主时钟的源端口，-divide_by 2 表示二分频。工具会自动计算生成时钟的周期（20ns）和边沿位置。

我曾经踩过的坑： 有一次，我定义了一个生成时钟，但忘了指定 -master_clock 参数。结果工具把主时钟认成了另一个同频率的时钟，导致时序分析完全错乱。所以，如果设计中有多个同频率的主时钟，一定要用 -master_clock 明确指定。

除了分频，还有倍频和相移：

create_generated_clock -name clk_2x -source [get_pins pll/clk_out] -multiply_by 2 [get_pins dll/clk_out]

你想想看，如果不用生成时钟，而是直接再创建一个create_clock，那工具就不知道这两个时钟之间的关系，跨时钟域分析就会出问题。

3. 时钟延迟：从源头到寄存器的“路程”

时钟信号从PLL输出，经过时钟树，到达每个寄存器的时钟引脚，是有延迟的。这个延迟分为两部分：

  • 时钟网络延迟（Clock Network Delay）：也叫插入延迟（Insertion Delay）。是时钟信号从源点到时钟树根部的延迟。
  • 时钟路径延迟（Clock Path Delay）：从时钟树根部到具体寄存器时钟引脚的延迟。

在STA中，我们用 set_clock_latency 来建模这个延迟：

set_clock_latency -source 0.5 [get_clocks clk_sys]
set_clock_latency 1.2 [get_clocks clk_sys]

第一条命令设置的是“源延迟”（source latency），也就是从PLL到时钟树根部的延迟。第二条命令设置的是“网络延迟”（network latency），也就是时钟树内部的延迟。

为什么要有这两个？

因为在综合阶段，时钟树还没长出来，我们不知道网络延迟是多少。所以先给一个估计值。等后端做完时钟树综合（CTS）之后，工具会提取实际的网络延迟，覆盖掉你设的set_clock_latency。

我个人习惯在综合阶段，把source latency设得稍微悲观一点。比如实际可能是0.3ns，我设0.5ns。这样给后端留点余量。

4. 时钟不确定性：给“不确定性”留点空间

时钟不确定性（Clock Uncertainty），说白了就是“时钟信号可能不准”。它包括：

  • 时钟抖动（Jitter）：时钟边沿在时间上的随机波动。PLL本身就有抖动，电源噪声也会加剧。
  • 时钟偏斜（Skew）：同一个时钟到达不同寄存器的时刻差异。时钟树就是为了减小skew。
  • 裕量（Margin）：你人为加上的安全余量。

用 set_clock_uncertainty 来设置：

set_clock_uncertainty -setup 0.2 [get_clocks clk_sys]
set_clock_uncertainty -hold 0.05 [get_clocks clk_sys]

这里 -setup 和 -hold 要分开设。为什么？因为setup和hold对不确定性的敏感度不同。setup关心的是周期内的抖动，hold关心的是短时间内的抖动。通常setup的uncertainty比hold大。

我的经验值： 对于普通消费类芯片（28nm工艺，1GHz左右），setup uncertainty我通常设0.1~0.2ns，hold uncertainty设0.03~0.05ns。如果是高速接口（比如DDR），uncertainty要设得更紧。

5. 一张图看懂时钟约束体系

说了这么多，咱们用一张SVG图来总结一下时钟约束的核心逻辑：

时钟约束核心体系 create_clock 定义主时钟周期与波形 create_generated_clock 定义衍生时钟（分频/倍频） 基于主时钟 set_clock_latency 建模时钟网络延迟 set_clock_uncertainty 建模抖动/偏斜/裕量 STA时序分析的基础 时钟定义 → 延迟建模 → 不确定性约束 → 时序检查 四个要素缺一不可，共同构成完整的时钟约束

6. 实战中的常见问题

最后，分享几个我在项目中遇到的实际问题：

问题 现象 解决方法
生成时钟未定义 分频后的路径全部报“unconstrained” 检查所有分频器输出，确保有对应的generated_clock
时钟延迟设得太乐观 CTS后setup违例暴增 综合阶段把latency设大10%~20%
uncertainty设得太大 本来能过的路径报违例，浪费面积 根据PLL datasheet和工艺角合理设置
多个主时钟未指定master_clock 生成时钟的边沿计算错误 使用 -master_clock 明确指定
我曾经遇到过一个特别隐蔽的问题： 一个PLL输出两个时钟（同频同相），分别给两个模块。我在两个模块里分别创建了generated_clock，但忘了指定 -master_clock。结果工具认为这两个生成时钟是异步的，跨模块路径全部按异步处理，漏掉了真正的同步路径检查。后来花了整整两天才定位到这个问题。

时钟约束，看似简单，实则处处是坑。但只要你理解了每个命令背后的物理意义，再结合项目经验，就能游刃有余。

嗯，今天就聊到这儿。时钟定义清楚了，咱们后面才能谈setup和hold的检查，对吧？

← 上一章 📖 返回目录 下一章 →