01
硬件加速器概述
什么是硬件加速器、加速器分类（GPU/FPGA/ASIC/TPU）、应用场景与选型考量。
概念分类
02
开发环境搭建
EDA工具链安装（Vivado/Quartus/Design Compiler）、License配置、版本管理（Git）与仿真库准备。
工具链Git
03
RTL设计基础
Verilog/VHDL核心语法回顾、组合逻辑与时序逻辑、状态机设计原则、可综合风格。
Verilog状态机
04
IP集成方法
AXI总线协议基础、IP核封装与例化、时钟域与复位域设计、系统互连（NoC/Crossbar）。
AXINoC
05
仿真验证策略
Testbench架构设计、UVM基础概念、定向测试与随机测试、覆盖率驱动验证。
UVM覆盖率
06
逻辑综合与优化
Synopsys DC/TCL脚本入门、时序约束（SDC）、面积与功耗优化、综合后仿真。
DCSDC
07
形式化验证
等价性检查（LEC）、属性检查（SVA）、断言与假设、收敛技巧。
LECSVA
08
静态时序分析（STA）
PrimeTime基础、建立时间与保持时间、时钟抖动与偏差、片上变异（OCV）。
STAOCV
09
功耗分析
功耗组成（动态/静态/短路）、功耗估算工具（PTPX）、低功耗设计技术（时钟门控/电源门控）。
PTPX低功耗
10
物理设计基础
布局布线（Place & Route）、时钟树综合（CTS）、电源网络设计（PDN）、IR Drop分析。
CTSPDN
11
FPGA原型验证
FPGA选型与板卡设计、分区策略、调试接口（ChipScope/SignalTap）、时序收敛。
FPGAChipScope
12
硬件-软件协同仿真
虚拟原型（Virtual Prototype）、QEMU/SystemC TLM、驱动开发与验证、性能分析。
QEMUTLM
13
调试工具链
波形查看（Verdi/GTKWave）、日志分析、断点与单步调试、GDB for RTL。
VerdiGDB
14
常见调试场景
数据冒险、控制冒险、死锁、总线超时、FIFO溢出、跨时钟域同步失败。
冒险CDC
15
性能调优
流水线平衡、并行度挖掘、内存带宽优化、计算单元利用率、瓶颈定位。
流水线带宽
16
回归测试与CI/CD
自动化测试框架（Jenkins/GitLab CI）、回归集管理、冒烟测试、门级仿真。
CI/CDJenkins
17
硬件加速器在AI中的应用
卷积加速器设计、矩阵乘法单元、数据复用策略、稀疏计算支持。
AI稀疏
18
硬件加速器在通信中的应用
FFT/IFFT加速器、信道编解码（LDPC/Polar）、数字预失真（DPD）。
FFTLDPC
19
硬件加速器在图像处理中的应用
ISP流水线、边缘检测加速、色彩空间转换、HDR合成。
ISPHDR
20
硬件加速器在存储系统中的应用
NVMe控制器、RAID加速、压缩/解压缩引擎、纠错码（ECC）。
NVMeECC
21
安全加速器设计
加密引擎（AES/RSA/ECC）、真随机数发生器（TRNG）、安全启动、侧信道攻击防护。
AESTRNG
22
多核与异构计算
ARM+FPGA异构架构、OpenCL/HLS编程模型、任务调度与数据搬移、一致性协议。
异构OpenCL
23
高级综合（HLS）
C/C++到RTL转换、流水线与数组优化、接口综合、HLS与手写RTL对比。
HLSC++
24
加速器验证方法论
验证计划（Verification Plan）、验证IP（VIP）、随机约束求解、后门访问。
VIP后门
25
硬件仿真（Emulation）
Palladium/Zebu平台、加速模式与仿真模式、波形转储、软硬件联合调试。
EmulationZebu
26
芯片回片测试
ATE测试向量生成、边界扫描（JTAG）、BIST（内建自测试）、良率分析。
ATEJTAG
27
调试案例实战
一个真实加速器项目的调试全流程（从RTL到硅后）。
实战硅后
28
文档与知识管理
设计规范、验证报告、调试日志模板、团队协作工具（Confluence/Jira）。
ConfluenceJira
29
前沿技术趋势
Chiplet与Die-to-Die接口、存算一体、光互连、可重构计算。
Chiplet存算一体
30
课程总结与项目答辩
综合项目实践、答辩技巧、职业发展路径、持续学习资源。
答辩职业