01
AXI总线概述
AXI协议发展史 · AXI在SoC中的地位 · 与AHB/APB对比
基础对比
02
AXI通道详解
读地址/读数据 · 写地址/写数据 · 写响应通道
通道结构
03
AXI握手协议
VALID/READY机制 · 握手依赖 · 传输完成条件
协议时序
04
AXI传输类型
突发传输 · 固定地址 · 非对齐 · 原子操作
传输模式
05
AXI乱序传输
ID标签机制 · 乱序规则 · 保序场景
乱序ID
06
AXI数据总线
数据宽度 · 窄传输 · 字节使能 · 数据交错
数据宽度
07
AXI地址总线
地址对齐 · 地址边界 · 突发长度与地址计算
地址计算
08
AXI响应信号
BRESP/RRESP编码 · OKAY/EXOKAY/SLVERR/DECERR
响应错误
09
AXI QoS机制
QoS信号定义 · 优先级仲裁 · SoC应用
QoS仲裁
10
AXI低功耗接口
时钟门控 · 电源域 · 低功耗信号(CSYSREQ等)
低功耗时钟
11
AXI性能指标
带宽 · 延迟 · 吞吐量 · 传输效率定义与计算
指标计算
12
AXI性能分析工具
VIP监控器 · 波形分析 · 性能计数器
工具调试
13
AXI带宽瓶颈分析
读带宽不足 · 写带宽不足 · 利用率低
瓶颈带宽
14
AXI延迟优化
读延迟优化 · 写延迟优化 · 关键路径分析
延迟优化
15
AXI乱序深度调优
ID宽度选择 · 乱序深度对性能的影响
乱序深度
16
AXI突发长度调优
最佳突发长度 · 短突发与长突发权衡
突发长度
17
AXI数据宽度调优
128/256/512位数据总线选择
数据宽度位宽
18
AXI时钟频率调优
同步域与异步域 · 频率与性能关系
时钟频率
19
AXI互联结构
交叉开关 · 共享总线 · 点对点性能对比
互联拓扑
20
AXI仲裁策略
轮询仲裁 · 优先级仲裁 · 加权仲裁
仲裁策略
21
AXI流水线设计
寄存器切片 · 流水线深度 · 时序与吞吐量平衡
流水线时序
22
AXI写合并与写缓冲
写合并策略 · 缓冲深度 · 写性能提升
写合并缓冲
23
AXI读预取与缓存
读预取策略 · 缓存一致性 · 读性能提升
预取缓存
24
AXI多主设备场景
多主冲突 · 带宽分配 · 公平性保证
多主公平
25
AXI多从设备场景
从设备响应时间 · 地址解码 · 性能匹配
多从解码
26
AXI性能仿真验证
仿真激励构造 · 性能场景覆盖 · 结果分析
仿真验证
27
AXI性能上板实测
FPGA原型验证 · 实测数据采集 · 对比分析
上板实测
28
AXI调优案例1：视频SoC
视频处理SoC的AXI总线调优实战
案例视频
29
AXI调优案例2：AI加速器
AI加速器的高带宽AXI总线设计
案例AI
30
AXI性能调优总结
调优方法论 · 常见陷阱 · 最佳实践总结
总结方法论