第1章
Vivado初体验
Vivado发展史 · FPGA应用场景 · 开发环境搭建与安装
入门环境
第2章
工程创建与项目管理
新建RTL工程 · 添加源文件 · 目录结构 · 版本管理建议
工程管理
第3章
硬件描述语言基础 (Verilog)
模块结构 · 端口定义 · wire/reg · assign · always
Verilog语法
第4章
组合逻辑设计
基本门电路 · 多路选择器 · 加法器 · 编码器/译码器
组合逻辑基础
第5章
时序逻辑设计
触发器 · 同步/异步复位 · 计数器 · 分频器
时序寄存器
第6章
仿真基础
Testbench结构 · initial/always · $display · 波形查看
仿真调试
第7章
Vivado仿真器使用
仿真设置 · 激励添加 · 行为仿真 · 调试技巧
Vivado仿真
第8章
综合与实现
综合概念 · 综合设置 · 综合报告 · Place & Route
综合实现
第9章
时序约束入门
时钟约束 · I/O延迟约束 · 时序分析报告解读
时序约束
第10章
I/O引脚分配
XDC管脚约束 · FPGA引脚分配 · 电气标准设置
引脚XDC
第11章
IP核集成
时钟 Wizard · Block Memory · IP Catalog使用
IP集成
第12章
Block Design与IPI
创建Block Design · 添加IP · 连线 · Validate Design
BDIPI
第13章
嵌入式系统入门 (MicroBlaze)
MicroBlaze软核 · 最小系统 · Hello World
嵌入式MicroBlaze
第14章
调试工具
ILA逻辑分析仪 · VIO虚拟IO · 触发条件设置
调试ILA
第15章
存储器接口
BRAM使用 · FIFO生成器 · DDR3/DDR4控制器简介
存储DDR
第16章
高速串行接口
GTP/GTX收发器 · SerDes基础 · IBERT测试
高速串行
第17章
时序收敛技巧
流水线 · 寄存器平衡 · 关键路径 · 多周期路径
时序优化
第18章
功耗分析与优化
功耗报告解读 · 动态/静态功耗 · 低功耗设计技巧
功耗低功耗
第19章
设计检查与DRC
设计规则检查 · CDC检查 · 跨时钟域处理
DRCCDC
第20章
Tcl脚本基础
Tcl语法入门 · Vivado Tcl命令 · 自动化流程
Tcl脚本
第21章
Tcl脚本进阶
自定义命令 · 批处理运行 · 工程备份与恢复
Tcl进阶
第22章
版本控制与协作
Git与Vivado结合 · 工程文件管理 · 团队协作
Git协作
第23章
HLS (高层次综合) 入门
C/C++转RTL · HLS工程 · 优化指令
HLSC转RTL
第24章
SystemVerilog基础
interface · assertion · 随机化测试
SV验证
第25章
验证方法学 (UVM) 入门
UVM框架 · 组件搭建 · 简单序列驱动
UVM验证
第26章
DFT (可测试性设计) 基础
扫描链 · BIST · 边界扫描JTAG
DFT测试
第27章
FPGA配置与加载
配置模式 · bit文件生成 · 固化到Flash
配置Flash
第28章
高速设计实践
PCB布局 · 信号完整性 · 电源完整性基础
高速SI
第29章
项目实战一：LED流水灯与按键控制
完整流程 · 按键输入 · LED流水灯
实战LED
第30章
项目实战二：UART通信实现与验证
完整流程 · 串口收发 · 验证
实战UART