VIP20

本课程属于：021-Vivado工程 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

DDR读写控制器设计实战

📚 共计 30 章节

DDR基础扫盲

DDR是什么？发展史 (SDRAM→DDR5)，双倍速率 & 预取技术

DDR硬件接口

DQ/DQS/DM信号组，地址/命令总线，时钟CK/CK#与复位

DDR初始化流程

上电时序，初始化命令序列 (NOP、MRS、ZQCL)，状态机描述

状态机上电

DDR基本操作命令

ACTIVATE、READ、WRITE、PRECHARGE、REFRESH，命令真值表

命令真值表

DDR时序参数详解

tRCD、tCL、tRP、tRAS、tRFC，参数对性能的影响

DDR控制器架构概览

前端AXI接口、后端PHY接口、中间调度核心，框架图

AXI4接口协议

通道定义 (AW/W/AR/R/B)，握手VALID/READY，突发传输

写数据通道设计

写地址FIFO、写数据FIFO、写响应通道，数据对齐与掩码

读数据通道设计

读地址FIFO、读数据FIFO，乱序返回，读数据重对齐

读通道乱序

命令调度器设计

Bank管理、行缓冲管理，调度算法 (FCFS/FR-FCFS)

时序生成器设计

命令间隔计算，计数器与状态机两种实现

时序生成器

刷新控制器设计

刷新周期计算，刷新与正常命令仲裁，紧急刷新

写数据路径设计

写数据FIFO深度计算，写数据与命令同步，掩码处理

数据路径FIFO

读数据路径设计

读数据FIFO深度计算，读延迟匹配，对齐与输出

读路径延迟

数据重排序

为什么需要重排序？基于Tag的重排序，乱序返回处理

Bank管理与地址映射

Bank/Row/Column映射策略，Bank轮询与冲突

地址映射Bank

低功耗模式设计

Power Down、Self-Refresh，进入退出时序，时钟门控

低功耗Self-Refresh

ECC校验与纠错

ECC原理 (SEC-DED)，编解码实现，对性能的影响

Write Leveling, Read DQS Gate Training, Read/Write Eye

PHY接口设计

DFI接口协议，PHY时钟域处理，DLL与延迟链

跨时钟域处理

写时钟域与读时钟域，异步FIFO，格雷码同步

跨时钟域异步FIFO

验证难点，平台搭建，定向测试与随机测试

带宽利用率计算，延迟分析，关键影响因素

常见问题与调试

初始化失败、数据错误、时序违例，调试方法与工具

Xilinx MIG vs 自研控制器，资源占用，时序收敛技巧

综合策略，DFT考虑，后端实现注意事项

Bank Group、16n预取、Decision Feedback Equalization

LPDDR设计要点

LPDDR与DDR区别，低功耗优化，LPDDR5新特性

HBM架构 (2.5D/3D堆叠)，GDDR高带宽设计，应用场景

项目实战：从零搭建DDR控制器

需求分析、架构设计、RTL编码、验证、上板调试

实战全流程