VIP20

本课程属于：021-Vivado工程 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

AXI互连总线开发与项目实践

共30节完整课程

AXI总线概述

从AMBA总线家族看AXI的地位、AXI协议的核心特点（高性能、高带宽、低延迟）、AXI与AHB/APB的对比。

从AMBA总线家族看AXI的地位AXI协议的核心特点（高性能

AXI通道详解

读地址通道（AR）、读数据通道（R）、写地址通道（AW）、写数据通道（W）、写响应通道（B），以及通道间的握手协议（VALID/READY）。

读地址通道（AR）读数据通道（R）

AXI传输机制

突发传输（Burst）、乱序传输（Out-of-Order）、交织传输（Interleaving）、原子访问（Locked/Exclusive）。

突发传输（Burst）乱序传输（Out-of-Order）

AXI互联结构

点对点连接、共享总线（Shared Bus）、交叉开关（Crossbar）、网络片内互联（NoC）的架构对比。

点对点连接共享总线（Shared Bus）

AXI时序与性能分析

关键路径时序分析、流水线深度对性能的影响、带宽与延迟的权衡、实际项目中的性能优化案例。

关键路径时序分析流水线深度对性能的影响

AXI地址映射

地址区域规划、译码器设计、从设备选择与冲突检查。

地址区域规划译码器设计

Burst类型与边界

INCR/FIXED/WRAP传输、4KB边界、长度与对齐规则。

数据宽度转换

窄到宽、宽到窄、WSTRB字节使能和数据重排。

窄到宽宽到窄

时钟域转换

AXI Clock Converter、异步FIFO、跨域握手可靠性。

AXI Clock Converter异步FIFO

协议响应与错误处理

OKAY/EXOKAY/SLVERR/DECERR语义和软件处理策略。

仲裁策略设计

固定优先级、轮询、QoS和饥饿问题处理。

固定优先级轮询

读写并发优化

读写通道独立性、Outstanding深度和乱序返回管理。

读写通道独立性Outstanding深度和乱序返回管理

AXI-Lite外设互联

寄存器访问、地址解码、低速控制通路设计。

寄存器访问地址解码

AXI-Stream桥接

Memory Mapped与Stream互转、DMA和流控背压。

Memory Mapped与Stream互转DMA和流控背压

DMA系统集成

AXI DMA、Scatter-Gather描述符和中断流程。

AXI DMAScatter-Gather描述符和中断流程

DDR控制器连接

MIG/HP接口、突发访问、带宽利用率和延迟分析。

缓存一致性接口

ACP/HPC接口、缓存属性、软件cache维护。

主从代理、协议检查、随机传输和覆盖率目标。

主从代理协议检查

SVA协议断言

VALID稳定性、READY握手、Burst长度和响应顺序检查。

VALID稳定性READY握手

Vivado IP Integrator

SmartConnect配置、地址分配、自动连接和设计验证。

SmartConnect配置地址分配

互连性能计数

APM性能计数器、吞吐、延迟和利用率采集。

APM性能计数器吞吐

瓶颈定位方法

背压来源、仲裁冲突、DDR拥塞和位宽不匹配定位。

背压来源仲裁冲突

低功耗与时钟门控

空闲检测、时钟使能、电源域和低功耗约束。

空闲检测时钟使能

功能安全考虑

超时保护、访问隔离、错误上报和冗余检查。

超时保护访问隔离

多主多从系统设计

CPU、DMA、加速器和外设共享互连的工程组织。

NoC与高级互连

片上网络、路由、虚通道和未来SoC互连趋势。

片上网络路由

Tcl脚本自动化

地址表导出、连线检查、BD生成和CI集成。

地址表导出连线检查

上板联调流程

ILA探针、软件读写测试、压力测试和复位恢复。

ILA探针软件读写测试

综合项目案例

搭建CPU+DMA+DDR+加速器AXI互联系统并完成调优。

搭建CPU+DMA+DDR+加速器AXI互联系统并完成调优工程步骤与验收要点

课程总结与进阶

协议知识图谱、常见坑位、学习资料和项目迁移建议。

协议知识图谱常见坑位