第一章 Vivado初体验：从零开始认识FPGA开发

1.1 Vivado的前世今生

说起Vivado，我得先聊聊它的“前任”——ISE。记得我刚入行那会儿，ISE还是Xilinx的主力工具。那时候做FPGA开发，说实话挺痛苦的。编译一个稍微大点的工程，去泡杯咖啡回来还没跑完。

2012年，Xilinx推出了Vivado。我当时第一反应是：“又换工具？学起来多麻烦。”但真正用上之后，我服了。Vivado不仅仅是ISE的升级版，它完全是重新设计的。

为什么会这样？因为FPGA芯片越来越复杂。从几万门的Spartan，到如今上千万门的Virtex UltraScale+，老工具真的扛不住了。Vivado采用了全新的架构，支持高层次综合（HLS），引入了IP集成器，还大幅提升了编译速度。

我个人习惯把Vivado的发展分为三个阶段：

  • 2012-2014年：Vivado 2012.1到2014.4，初步成熟期。那时候Bug还挺多的，我踩过不少坑。
  • 2015-2018年：Vivado 2015.1到2018.3，功能完善期。HLS和IPI开始好用起来。
  • 2019年至今：Vivado 2019.1到2024.x，稳定期。现在基本是每年一个大版本。

核心要点：Vivado是Xilinx（现AMD）推出的新一代FPGA开发套件，取代了老旧的ISE。它支持从设计输入、综合、布局布线到比特流生成的完整流程。

1.2 FPGA到底能干啥？

很多初学者会问：“FPGA和单片机有什么区别？”我一般这么回答：单片机是软件思维，一条一条指令执行；FPGA是硬件思维，并行干活。

我在项目中遇到过这样一个场景：客户需要同时处理4路高清视频流，每路都要做实时图像增强。用DSP？成本太高。用GPU？功耗太大。最后我们用了一片Kintex-7 FPGA，完美搞定。

FPGA的典型应用场景包括：

应用领域 具体场景 为什么用FPGA
通信 5G基带处理、软件无线电 低延迟、可重配置
视频处理 4K/8K视频拼接、图像识别 并行处理、高带宽
工业控制 电机驱动、PLC控制器 确定性延迟、可靠性
航空航天 卫星通信、雷达信号处理 抗辐射、高可靠性
金融科技 高频交易加速 纳秒级延迟

说白了，只要你的应用需要低延迟、高吞吐、可定制，FPGA就是好选择。你想想看，现在AI推理也开始用FPGA了，因为它在功耗和延迟之间找到了很好的平衡点。

1.3 搭建Vivado开发环境

嗯，这里要注意。安装Vivado看起来简单，但有几个坑我当年都踩过。

1.3.1 硬件要求

先说说电脑配置。我建议至少：

  • CPU：i5或以上，推荐i7
  • 内存：16GB起步，32GB更舒服
  • 硬盘：SSD，至少100GB空闲空间
  • 操作系统：Windows 10/11 64位，或Ubuntu 18.04/20.04

避坑指南：我曾经在8GB内存的笔记本上跑Vivado，综合一个中等规模的工程直接卡死。后来加了内存条，世界清净了。内存真的不能省。

1.3.2 下载与安装

去AMD官网（原Xilinx官网）下载Vivado。目前最新的是Vivado 2024.1。下载时需要注册账号，免费的。

安装步骤：

  1. 运行安装程序，选择“Vivado HL WebPACK”或“Vivado HL Design Edition”
  2. 选择要安装的器件系列（建议全选，省得以后麻烦）
  3. 选择安装路径（不要有中文！不要有空格！）
  4. 等待...大概需要1-2小时，取决于网速

小技巧：安装时选择“Vivado HL WebPACK”就够用了，它支持Artix-7、Kintex-7等主流器件。除非你要用Virtex UltraScale+，才需要Design Edition。

1.3.3 许可证配置

安装完成后，需要配置许可证。WebPACK版本是免费的，但需要在线获取许可证文件。

步骤：

  • 打开Vivado License Manager
  • 选择“Obtain License”
  • 登录AMD账号，选择“Vivado WebPACK”
  • 下载许可证文件，加载即可

1.4 知识体系总览

为了让你对本章内容有个整体认识，我画了一张图：

Vivado 初体验 Vivado发展史 ISE → Vivado FPGA应用场景 通信/视频/工业 环境搭建 安装/配置/许可证 开发流程 设计→综合→实现

这张图展示了本章的核心脉络。从Vivado的发展史出发，了解FPGA能做什么，最后把开发环境搭起来。后面的章节，我们会一步步深入每个环节。

1.5 第一个工程：点亮LED

环境搭好了，咱们来跑个最简单的工程——点亮LED。这是FPGA界的“Hello World”。

操作步骤：

  1. 打开Vivado，点击“Create Project”
  2. 输入工程名（比如“led_test”），选择保存路径
  3. 选择器件：我习惯用xc7a35ticsg324-1L（Artix-7系列）
  4. 创建Verilog源文件，输入以下代码：
module led_test(
    input  clk,      // 50MHz时钟输入
    input  rst_n,    // 复位信号，低有效
    output reg led   // LED输出
);

reg [24:0] cnt;

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        cnt <= 25'd0;
    else
        cnt <= cnt + 1'b1;
end

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        led <= 1'b0;
    else if (cnt == 25'd24_999_999)
        led <= ~led;
end

endmodule

代码说明：这个模块用50MHz时钟驱动一个计数器，每计数到2500万次（即0.5秒），翻转一次LED。这样LED就会以1Hz的频率闪烁。

写完代码后，点击“Run Synthesis”进行综合。综合完成后，再点击“Run Implementation”进行布局布线。最后“Generate Bitstream”生成比特流文件。

把比特流下载到开发板上，LED就开始闪烁了。我第一次看到自己写的代码让硬件动起来时，那种成就感，真的难以形容。

小提示：如果综合报错，先检查语法。我当年犯过最蠢的错误——把“endmodule”写成了“endmodule”，少了个字母，查了半天。

1.6 本章小结

这一章我们走完了Vivado的入门之路。从了解它的历史，到认识FPGA能做什么，再到亲手搭建开发环境、跑通第一个工程。你想想看，其实FPGA开发没那么神秘，对吧？

记住几个关键点：

  • Vivado是AMD（原Xilinx）的官方开发工具
  • FPGA适合低延迟、高并行的应用场景
  • 安装时注意硬件配置和许可证
  • 第一个工程从点亮LED开始

下一章，我们会深入Verilog语法。到时候我会分享一些写代码的小技巧，都是我这些年踩坑踩出来的经验。

可可精品资料库

← 上一章 📖 返回目录 下一章 →