01
FPGA基础回顾
FPGA架构、查找表(LUT)、触发器(FF)、块RAM(BRAM)、DSP切片、布线资源
架构基础
02
资源利用分析
Vivado资源报告解读、资源利用率饼图分析、高资源消耗模块定位
Vivado分析
03
逻辑综合优化
资源共享技术、逻辑复制与扇出控制、状态机编码优化(One-hot vs Binary)
综合编码
04
时序基础理论
建立时间与保持时间、时钟偏斜(Clock Skew)、时钟抖动(Jitter)、时序路径分析
时序理论
05
时序约束入门
主时钟约束、生成时钟约束、输入延迟约束、输出延迟约束、伪路径约束
约束SDC
06
时序报告解读
Vivado时序报告结构、WNS与TNS分析、关键路径定位、时序收敛策略
收敛报告
07
流水线设计
流水线基本原理、流水线深度选择、流水线与面积权衡、经典流水线案例
流水线性能
08
并行处理技术
并行架构设计、数据并行与任务并行、并行度与资源权衡、并行化改造案例
并行架构
09
寄存器优化
寄存器平衡(Retiming)、寄存器复制、流水线寄存器插入、减少组合逻辑深度
寄存器Retiming
10
时钟域交叉(CDC)
亚稳态问题、同步器设计、多比特CDC处理、异步FIFO原理
CDC异步
11
时钟管理
时钟使能技术、门控时钟、时钟分频策略、多时钟域设计原则
时钟门控
12
BRAM优化
BRAM配置模式、BRAM级联、BRAM读写时序优化、分布式RAM vs BRAM选择
BRAM存储
13
DSP切片优化
DSP48E2结构、乘加运算映射、DSP级联、DSP与LUT的权衡
DSP算术
14
状态机优化
状态机编码策略、状态机拆分、状态机资源优化、状态机时序优化
FSM编码
15
代码风格优化
可综合RTL编码风格、if-case语句优化、阻塞与非阻塞赋值、组合逻辑环路避免
RTL风格
16
面积优化技术
资源共享、逻辑复用、函数折叠、控制路径优化、面积与性能权衡
面积资源
17
功耗优化
动态功耗与静态功耗、时钟门控、操作数隔离、功耗分析工具使用
功耗低功耗
18
综合策略
Vivado综合策略对比、综合选项调优、重综合技术、综合后网表分析
综合策略
19
布局布线优化
布局策略选择、布线拥塞处理、物理约束(Pblock)、增量实现技术
布局布线
20
时序收敛高级技巧
逻辑层级压缩、关键路径重定时、多周期路径、时序例外管理
收敛时序
21
资源利用率优化案例
大型加法器树优化、乘法器阵列优化、查找表实现优化
案例优化
22
高速接口设计
源同步接口时序、DDR接口实现、SerDes资源使用、高速IO设计要点
接口高速
23
片上网络(NoC)优化
NoC架构选择、路由策略、带宽分配、延迟优化
NoC互联
24
HLS优化
HLS流水线优化、数组优化、循环展开、数据流优化、接口综合
HLS高层次
25
IP核优化
IP核参数配置、IP核级联、AXI总线优化、IP核资源评估
IPAXI
26
调试与验证
ChipScope/ILA使用、资源占用调试、时序违规调试、功能验证策略
调试ILA
27
版本管理
设计版本控制、约束文件管理、脚本化实现流程、回归测试
版本脚本
28
项目实战
图像处理加速器优化、通信基带处理优化、AI推理加速器优化
实战项目
29
FPGA选型
资源评估方法、器件系列对比、封装与速度等级选择、成本与性能权衡
选型器件
30
前沿技术
自适应SoC、AI引擎、HBM高带宽存储、3D FPGA、未来趋势展望
前沿趋势