01
时序收敛概述
什么是时序收敛 · 重要性 · 挑战 · 学习路线图
概念导学
02
STA基础回顾
建立/保持时间 · 路径分类 · 时钟域与跨时钟域
STA基础
03
SDC约束精讲 (上)
create_clock · generated_clock · latency · uncertainty
SDC时钟
04
SDC约束精讲 (下)
input/output delay · max/min delay · false_path · multicycle
SDC例外
05
时序报告解读
report_timing · 关键路径 · slack直方图 · violation识别
分析调试
06
组合逻辑优化
逻辑级数 · 重定时 · 操作符平衡 · 资源共享
优化组合
07
寄存器优化
流水线插入/重排 · 寄存器平衡 · 扫描链影响
寄存器流水线
08
时钟树综合与优化
时钟树结构 · skew/jitter · 有用skew · 门控
时钟树CTS
09
物理综合与布局优化
布局影响 · congestion与timing trade-off · 流程
物理布局
10
时序驱动布局布线
TD-PNR · 时序权重 · 增量编译
布局布线TD
11
多电压域与低功耗时序
电压域 · 电平转换 · 多电压STA · CPF/UPF
低功耗多电压
12
片上变异与OCV
OCV概念 · derate · AOCV/POCV
OCV变异
13
CRPR与时钟路径悲观移除
CRPR原理 · common path pessimism · STA应用
CRPR悲观
14
跨时钟域同步与CDC验证
同步器类型 · MTBF · CDC静态验证
CDC同步
15
异步FIFO设计
格雷码指针 · 空满判断 · 深度计算
FIFO异步
16
时序例外管理
false_path实战 · multicycle实战 · 例外优先级
例外实战
17
ECO与快速收敛
功能ECO · 时序ECO · 金属层ECO · 验证
ECO收敛
18
综合策略与脚本化
DC/Genus脚本 · compile_ultra · retiming
综合脚本
19
静态时序分析工具实践
PrimeTime/SDC-II · Tcl自动化 · 多模式多角
STA工具
20
时序收敛方法论
Top-Down vs Bottom-Up · 分块 · 预算分配
方法论策略
21
高速接口时序
DDR · SerDes · 源同步接口约束
接口高速
22
片上网络与总线时序
NoC拓扑 · AXI时序 · 仲裁器延迟
NoC总线
23
工艺角与PVT分析
工艺角分类 · 最差情况 · 统计STA
PVT工艺角
24
时序收敛的机器学习方法
ML预测关键路径 · 参数调优 · 数据驱动
MLAI
25
大型SoC时序收敛案例
多时钟域SoC · 层次化 · 顶层集成
SoC案例
26
先进工艺节点挑战
FinFET效应 · 布线RC · 光刻效应
先进工艺挑战
27
时序收敛检查清单
Pre-STA · Post-STA · Sign-off标准
检查Sign-off
28
时序收敛调试技巧
debug流程 · 波形分析 · ECO定位
调试技巧
29
团队协作与版本管理
时序数据库 · 回归测试 · CI/CD集成
协作DevOps
30
课程总结与未来趋势
3nm/2nm挑战 · AI辅助 · 开放硬件生态
总结趋势