VIP20

本课程属于：021-Vivado工程 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

卷积加速器FPGA实现

📚 共计 30 章节

卷积神经网络基础

从图像识别聊到卷积运算，为什么需要硬件加速？

卷积加速器架构概览

数据流、计算单元、存储系统，一张图看懂全局。

FPGA开发环境搭建

Vivado安装、许可证配置、第一个LED闪烁工程。

硬件描述语言基础 (Verilog)

模块、端口、assign、always块，写一个加法器。

流水线设计思想

把一个大任务拆成N个小步骤，时钟频率就上去了。

流水线性能

乘法器与加法器树

卷积的核心计算单元，如何用DSP48实现高效乘法。

行缓冲器 (Line Buffer) 设计

图像数据怎么在FPGA里“排队”进入计算单元。

缓冲数据流

权重存储与加载

从DDR到BRAM，权重数据如何高效搬运。

输入特征图缓存

双缓冲（Ping-Pong）机制，让计算和加载并行起来。

双缓冲并行

输出特征图处理

部分和累加、ReLU激活函数、池化层集成。

状态机控制逻辑

FSM设计，让加速器按部就班地工作。

AXI4-Stream接口

与ARM CPU或DMA交互的标准总线协议。

AXI4-Lite接口

寄存器配置与状态读取，让CPU能“遥控”加速器。

DMA控制器设计

批量数据传输，解放CPU的双手。

DMA数据搬运

把加速器、DMA、DDR控制器、CPU子系统拼在一起。

仿真验证策略

编写testbench，用ModelSim/Vivado Simulator跑波形。

时序分析与优化

为什么我的设计跑不到200MHz？关键路径在哪？

资源利用率优化

LUT、FF、BRAM、DSP用多了怎么办？面积换速度的权衡。

功耗分析与优化

动态功耗、静态功耗，低功耗设计技巧。

功耗低功耗

卷积层参数化设计

支持不同kernel size、stride、padding的通用加速器。

参数化通用

多通道卷积实现

处理3x3x256这种大输入，数据复用策略。

多通道复用

Winograd算法实现

比标准卷积更少的乘法次数，适合小卷积核。

稀疏卷积加速

利用权重稀疏性跳过零值计算，提升能效比。

量化与定点数计算

从FP32到INT8，精度损失与加速比如何平衡。

BNN（二值神经网络）加速

权重和激活都是±1，乘法变XNOR。

RTL级综合与网表生成

从代码到门级电路，看懂综合报告。

布局布线 (Place & Route)

物理实现，时钟树综合，时序收敛。

比特流生成与板级调试

下载到FPGA，用ILA抓波形看真实数据。

性能评估与对比

TOPS、吞吐率、延迟、功耗效率，与GPU/CPU对比。

项目实战：卷积加速器SoC

搭建一个完整的卷积加速器SoC，跑通ResNet-18的第一层卷积。