第三章：FPGA开发环境搭建——Vivado安装、许可证配置与第一个LED闪烁工程
说实话，很多初学者一上来就急着写代码，结果卡在环境搭建上大半天。我见过不少同学，Vivado装到一半报错，或者许可证死活配不上，最后连个灯都没点亮就放弃了。这一章，咱们就把这些坑提前填上。
3.1 Vivado安装——别急着点“下一步”
Vivado是Xilinx（现在叫AMD）的官方工具，体积不小。我建议你提前准备好至少50GB的空闲磁盘空间。嗯，你没看错，装完就得占30GB左右。
安装步骤：
- 去官网下载Vivado HLx WebPACK版本（免费，功能够用）
- 双击安装包，选择“Vivado HL WebPACK”
- 勾选“Vivado”和“Vitis”两个组件
- 安装路径不要有中文和空格
⚠️ 注意： 安装路径不要用默认的C盘，除非你C盘空间很大。我曾经因为C盘爆满，导致综合到一半直接崩溃，损失了整整一下午的工作。
3.2 许可证配置——最容易翻车的地方
Vivado装好后，第一次打开会提示你配置许可证。这里有个小技巧：WebPACK版本不需要额外许可证，但很多人不知道，跑去网上找破解，结果中了病毒。
正确的配置方式：
- 打开Vivado，点击“Help” → “Manage License”
- 选择“Get Free ISE WebPACK License”
- 登录你的Xilinx账号（没有就注册一个）
- 申请后，许可证会发到你的邮箱
- 下载.lic文件，在Vivado里加载即可
💡 个人经验： 我习惯把许可证文件放在Vivado安装目录下的一个专门文件夹里，比如“C:\Xilinx\Licenses”。这样重装系统后，直接加载就行，不用重新申请。
3.3 第一个工程——LED闪烁
好了，环境搭好了，咱们来点实际的。点亮一个LED，是FPGA界的“Hello World”。
创建工程：
- 打开Vivado，点击“Create Project”
- 工程名：led_blink，路径自己选
- 选择“RTL Project”，勾选“Do not specify sources at this time”
- 选择芯片型号：以XC7A35T为例（Artix-7系列）
写代码：
新建一个Verilog文件，命名为“led_blink.v”。代码如下：
module led_blink(
input wire clk, // 50MHz 时钟
input wire rst_n, // 复位，低有效
output reg led // LED输出
);
reg [24:0] cnt;
always @(posedge clk or negedge rst_n) begin
if (!rst_n)
cnt <= 25'd0;
else if (cnt == 25'd24_999_999)
cnt <= 25'd0;
else
cnt <= cnt + 1'b1;
end
always @(posedge clk or negedge rst_n) begin
if (!rst_n)
led <= 1'b0;
else if (cnt == 25'd24_999_999)
led <= ~led;
end
endmodule这段代码的逻辑很简单：每计数到2500万（对应0.5秒），翻转一次LED。说白了，就是让LED以1Hz的频率闪烁。
🔑 关键点： 为什么是25'd24_999_999？因为50MHz时钟周期是20ns，0.5秒就是25,000,000个周期。计数器从0开始，所以最大值是24,999,999。
3.4 综合、实现与下载
代码写完了，接下来三步走：
- Synthesis（综合）：把Verilog代码转成网表
- Implementation（实现）：把网表映射到具体芯片资源上
- Generate Bitstream（生成比特流）：生成下载文件
点击“Flow Navigator”里的“Generate Bitstream”，等几分钟。第一次综合会比较慢，我建议你去泡杯咖啡。
下载到FPGA：
- 连接开发板，打开电源
- 点击“Open Hardware Manager”
- 点击“Auto Connect”
- 选择生成的.bit文件，点击“Program”
如果一切顺利，你会看到板子上的LED开始闪烁。嗯，那一刻还是挺有成就感的。
⚠️ 避坑指南： 我曾经因为JTAG线接触不良，折腾了半小时才发现是线没插紧。所以，如果下载失败，先检查硬件连接。
3.5 本章知识体系
下面这张图，帮你理清整个环境搭建的流程：
3.6 常见问题与解决
| 问题 | 原因 | 解决方法 |
|---|---|---|
| Vivado安装到一半卡住 | 网络不稳定或磁盘空间不足 | 关闭杀毒软件，清理磁盘空间 |
| 许可证加载失败 | 许可证文件路径有中文 | 把.lic文件放到纯英文路径下 |
| 综合报错“No ports matched” | 顶层模块端口名与约束文件不匹配 | 检查.xdc文件中的端口名 |
| 下载时找不到设备 | JTAG驱动未安装或线没插好 | 重新安装驱动，检查硬件连接 |
💡 我的习惯： 每次新建工程，我都会先创建一个“scripts”文件夹，把常用的Tcl命令放进去。这样下次配置工程时，直接source一下就行，省得重复劳动。
好了，到这一步，你的FPGA开发环境就算正式搭好了。那个闪烁的LED，就是你踏入数字IC设计世界的第一步。别小看它，当年我点亮第一个LED时，兴奋得拍了张照片发朋友圈。