01
时序约束基础概念
什么是时序约束？为什么需要时序约束？Vivado中的时序约束流程概览。
概念入门
02
时钟约束入门
create_clock命令详解，主时钟与虚拟时钟的区别。
时钟create_clock
03
生成时钟约束
create_generated_clock命令，分频、倍频与相移时钟的约束方法。
生成时钟分频
04
输入延迟约束
set_input_delay命令，源同步与系统同步接口的约束。
输入延迟接口
05
输出延迟约束
set_output_delay命令，输出接口的时序建模。
输出延迟建模
06
异步时钟约束
set_clock_groups命令，异步时钟域的约束与处理。
异步时钟域
07
时序例外之伪路径
set_false_path命令，哪些路径可以设为伪路径？
伪路径例外
08
时序例外之多周期路径
set_multicycle_path命令，慢速逻辑的约束技巧。
多周期慢速
09
时序例外之最大/最小延迟
set_max_delay与set_min_delay命令，特殊路径的约束。
最大延迟最小延迟
10
时序约束的优先级
不同约束之间的优先级规则，冲突解决策略。
优先级冲突
11
XDC文件管理
XDC文件的组织结构，Tcl脚本在约束中的应用。
XDCTcl
12
时序分析基础
建立时间与保持时间的概念，时序路径的组成。
建立时间保持时间
13
Vivado时序报告解读
report_timing_summary，report_timing等命令的使用。
报告分析
14
时序收敛策略
从综合到布局布线的时序优化方法。
收敛优化
15
物理约束与位置约束
set_property命令，Pblock约束对时序的影响。
物理约束Pblock
16
跨时钟域同步器约束
异步FIFO、双触发器同步器的时序约束。
CDC同步器
17
SDRAM/DDR接口约束
源同步接口的输入输出延迟约束实战。
DDR源同步
18
高速串行接口约束
GTX/GTH收发器的时序约束要点。
GTX串行
19
复位信号的时序约束
异步复位同步释放的约束方法。
复位同步释放
20
时钟使能信号的约束
门控时钟与时钟使能的处理。
门控时钟使能
21
时序约束的调试技巧
时序违例的常见原因与排查方法。
调试违例
22
Vivado时序引擎原理
时序引擎的工作机制，延迟计算模型。
引擎延迟
23
工艺角与工作条件
不同PVT条件下的时序分析。
PVT工艺角
24
时序约束的脚本化
Tcl脚本批量生成与管理约束。
脚本自动化
25
时序约束的验证
如何验证约束的正确性与完整性。
验证完整性
26
多时钟域设计的约束策略
复杂时钟系统的约束方法。
多时钟域策略
27
时序约束的优化技巧
减少时序违例的实用技巧。
优化技巧
28
Vivado中的时序ECO
在布局布线后修改约束的方法。
ECO后修改
29
时序约束的团队协作
多人协作时的约束管理最佳实践。
团队协作
30
综合实战案例
一个完整项目的时序约束全流程。
实战全流程