VIP20

本课程属于：020-Vivado 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

DDR读写控制器 · Vivado实现

📚 共计 30 章节

DDR基础概念

DDR SDRAM发展历程 · DDR3/DDR4/DDR5对比 · 内部存储结构 · 时序参数

Vivado IP核介绍

MIG IP核概述 · 支持器件 · 生成流程 · 配置界面详解

MIG IP核配置（上）

存储器类型 · 时钟频率 · 数据位宽 · 封装类型

MIG IP核配置（下）

Bank地址映射 · 时序参数 · 控制器选项 · 生成输出文件

地址映射时序

MIG IP核接口信号

用户接口(app_*) · 物理层(ddr_*) · 时钟复位 · 状态指示

用户接口协议

命令通道握手 · 写数据握手 · 读数据握手 · 地址映射规则

DDR初始化流程

上电复位 · MIG初始化状态机 · 校准(Write/Read Leveling) · 完成指示

初始化Leveling

DDR读写操作基础

单次写/读时序 · 数据对齐 · 突发长度(Burst Length)

DDR读写控制器架构

顶层模块 · 命令解析 · 数据通路 · 控制状态机

命令FIFO设计

异步FIFO原理 · 深度计算 · 指针同步 · 空/满标志

写数据通路设计

写数据FIFO · 对齐逻辑 · 数据掩码(DM) · 写响应

读数据通路设计

读数据FIFO · 对齐逻辑 · 重排序 · 输出接口

重排序读通路

状态机设计（上）

IDLE · ACTIVATE · READ · WRITE 状态

状态机设计（下）

PRECHARGE · REFRESH · 自动刷新 · 优化技巧

PrechargeRefresh

地址映射与Bank管理

Bank状态跟踪 · 冲突处理 · 行激活/预充电 · 轮询算法

时序约束与参数计算

时钟周期 · 读写延迟 · 时序裕量 · Vivado约束

仿真验证环境搭建

Testbench结构 · DDR仿真模型 · 初始化/读写仿真

仿真波形分析

初始化波形 · 写操作 · 读操作 · 时序违规分析

调试技巧与常见问题

初始化失败 · 读写错误 · 时序违例 · ILA使用

性能优化（上）

流水线 · 命令重排序 · Bank交错 · 读写平衡

流水线交错

性能优化（下）

数据预取 · 写合并 · 读缓存 · 带宽利用率

预取写合并

多端口DDR控制器设计

多端口仲裁 · 优先级调度 · 数据一致性 · 性能分析

仲裁多端口

AXI4接口封装

AXI4协议 · 读/写事务映射 · 用户接口桥接

低功耗设计

低功耗模式 · 时钟门控 · Bank关闭 · 功耗估算

低功耗门控

ECC功能实现

SEC-DED原理 · 编码/解码 · 校验流程 · 性能影响

DDR训练与校准

Write Leveling · Read Leveling · DQS门控 · Vref训练

Bank Group · CRC校验 · CA Parity · Read/Write DBI

通道架构 · PMIC集成 · ODT控制 · 数据速率提升

项目实战（上）

需求分析 · 架构设计 · RTL编码 · 功能仿真

项目实战（下）

综合实现 · 时序收敛 · 板级调试 · 性能测试