01
FPGA工程化概述
FPGA发展史 · FPGA vs ASIC vs CPU · 工程化开发全景图 · 通信/AI/工业应用
基础概念
02
开发环境搭建与工具链
Vivado/Quartus安装 · License管理 · Git集成 · 工程目录规范
环境工具
03
硬件描述语言基础
模块化设计 · 数据类型 · 运算符 · assign/always · 组合与时序逻辑
VerilogVHDL
04
RTL设计与仿真
Testbench编写 · ModelSim/Vivado Simulator · 波形调试 · 覆盖率分析
仿真调试
05
综合与实现
综合概念 · 时序约束(SDC) · 综合策略 · Place & Route · 资源利用率
综合实现
06
时序分析基础
建立/保持时间 · 时序路径分类 · 时序报告解读 · 违例修复
时序STA
07
时钟与复位设计
时钟域划分 · 全局/局部时钟 · 异步复位同步释放 · 门控时钟
时钟复位
08
状态机设计
Moore/Mealy · 三段式写法 · 状态编码(Binary/Gray/One-hot) · 优化
FSM编码
09
FIFO设计
同步/异步FIFO · 空满标志 · 格雷码跨时钟域 · 深度计算与优化
FIFOCDC
10
AXI总线协议基础
AXI4/AXI4-Lite/AXI4-Stream · 握手信号 · 读写事务 · 地址映射
总线协议
11
IP核集成与定制
Vivado IP Catalog · 参数化配置 · IP仿真验证 · 第三方IP集成
IP复用
12
DDR存储器接口设计
MIG IP核 · DDR初始化/校准 · 读写控制器 · 带宽与延迟优化
DDRMIG
13
高速串行接口 (SerDes)
GTX/GTH收发器 · PMA/PCS层 · 时钟恢复 · 眼图测试与链路调试
SerDes高速
14
PCIe接口设计
PCIe协议栈 · DMA引擎 · BAR空间配置 · 中断处理 · 性能测试
PCIeDMA
15
嵌入式系统集成 (MicroBlaze/ARM)
软核/硬核 · AXI互联 · 外设驱动 · 裸机与RTOS
嵌入式SoC
16
HLS (高层次综合) 入门
C/C++ → RTL · 优化指令(pipeline/unroll) · 接口综合 · 性能评估
HLSC综合
17
数字信号处理 (DSP) 实现
FIR/IIR滤波器 · FFT · CORDIC · DSP48E1原语
DSP滤波器
18
图像处理加速
图像采集/显示 · 卷积加速器 · 帧缓存管理 · 流水线并行
图像加速
19
神经网络加速器设计
量化/定点数 · 矩阵乘法加速 · 激活函数 · 数据流架构
AI加速器
20
功耗分析与优化
动态/静态功耗 · 功耗报告 · 时钟门控 · 电压缩放 · 优化策略
功耗低功耗
21
调试与验证技术
ChipScope/ILA · VIO/JTAG调试 · 硬件断点 · 片上逻辑分析仪
调试ILA
22
约束文件管理
时序约束(create_clock/set_input_delay) · 物理约束(Pblock) · XDC规范
约束XDC
23
多时钟域设计
CDC同步器 · 握手协议 · 异步FIFO深度计算 · 跨时钟域约束
CDC跨时钟域
24
DFT (可测试性设计)
扫描链 · BIST · 边界扫描(JTAG) · 测试覆盖率提升
DFT测试
25
可靠性设计
SEU防护 · TMR三模冗余 · CRC校验 · 看门狗与错误恢复
可靠性TMR
26
版本管理与团队协作
Git分支策略 · IP版本管理 · Bitstream管理 · CI/CD集成
Git协作
27
板级调试与硬件验证
示波器/逻辑分析仪 · 电源完整性 · 信号完整性 · 温度测试
硬件调试
28
项目文档与规范
设计文档模板 · 代码规范(命名/注释) · 评审流程 · 交付物清单
文档规范
29
工程化案例实战 (一)
通信基带处理 · LDPC编码器 · 调制解调器 · AXI-Stream数据通路
案例通信
30
工程化案例实战 (二)
AI推理加速 · CNN部署 · 量化推理引擎 · DDR带宽优化 · 端到端调优
案例AI