01
SerDes技术概述
什么是SerDes · 发展历程 · 高速通信核心地位
基础概念
02
SerDes工作原理
并串转换 · 串并转换 · CDR基本原理
核心CDR
03
SerDes关键架构
发送器TX · 接收器RX · PLL作用
架构PLL
04
信号完整性基础
传输线 · 阻抗匹配 · 反射振铃 · 眼图入门
SI眼图
05
预加重与均衡技术
Pre-emphasis · CTLE/DFE · 均衡必要性
均衡发射端
06
时钟数据恢复(CDR)详解
PI架构 · 相位插值 · 锁定过程 · 抖动容限
CDR抖动
07
编码技术
8B/10B · 64B/66B · DC平衡影响
编码DC平衡
08
串行链路建模
通道损耗 · S参数 · 插入/回波损耗
建模S参数
09
Xilinx SerDes架构概览
GTP/GTX/GTH/GTY区别与选型
XilinxGTX
10
Vivado IP Catalog中的SerDes IP
IBERT IP · Transceiver Wizard IP
IPVivado
11
Vivado工程创建与IP集成
创建项目 · 调用Wizard · 配置GTX通道
工程集成
12
GTX/GTH收发器配置详解
线速率 · 参考时钟 · CPLL/QPLL配置
GTXPLL
13
收发器数据通路
AXI-Stream接口 · TX/RX路径 · 字节对齐
数据通路对齐
14
时钟架构与相位关系
参考时钟树 · USRCLK生成 · 跨时钟域
时钟相位
15
复位与初始化序列
GTX复位流程 · TX/RX初始化 · 状态指示
复位初始化
16
属性与参数配置
DRP动态重配置 · TXDIFFCTRL · TXPOSTEMP
DRP属性
17
IBERT眼图扫描实战
IBERT配置 · 眼图扫描步骤 · 结果分析
IBERT眼图
18
回环测试(Loopback)
PCS/PMA回环 · 远端回环 · 调试应用
回环调试
19
多通道绑定与通道对齐
Channel Bonding · Deskew · 多lane同步
绑定对齐
20
自定义协议实现
Aurora协议简介 · IP配置与例化
Aurora协议
21
高速PCB设计要点
差分对布线 · AC耦合电容 · 过孔 · 去耦
PCB差分
22
电源完整性
SerDes电源轨 · PDN设计 · 噪声与抖动
电源PDN
23
参考时钟设计
时钟抖动 · 时钟分配 · 差分时钟输入
时钟抖动
24
仿真验证方法
IBIS-AMI模型 · 通道仿真 · 协同流程
仿真AMI
25
调试与测试手段
ILA抓取 · 常见问题排查
调试ILA
26
误码率(BER)测试
BERT原理 · PRBS码型 · BER与SNR
BERPRBS
27
高级均衡技术
DFE详解 · 自适应均衡算法
DFE自适应
28
多速率与多协议支持
速率切换 · 协议感知 · 动态配置
多速率动态
29
案例实战1：Kintex-7 GTX 10Gbps Aurora
基于Kintex-7 GTX实现10Gbps Aurora通信
实战Aurora
30
案例实战2：Virtex UltraScale GTH 25Gbps
25Gbps高速链路设计与调试
实战UltraScale