1. SerDes技术概述：什么是SerDes、SerDes的发展历程、SerDes在高速通信中的核心地位
1.1 什么是SerDes？说白了就是“串并转换”
SerDes，全称Serializer/Deserializer。中文叫“串行器/解串器”。
我刚开始接触这个名词时，也觉得挺唬人的。其实它的核心功能就一句话：把并行数据转成串行数据发出去，再在接收端把串行数据转回并行。
你想想看，传统的并行总线，比如早期的PCI、IDE接口，数据线动辄32根、64根。每根线都要单独走线，板子上密密麻麻全是过孔。频率一高，信号之间的串扰、时序偏差（skew）就让人头疼。我当年调试一块8位并行ADC的板子，就因为两根数据线的走线长度差了2毫米，导致采样数据老是出错，查了整整两天。
SerDes的思路正好相反——用一对差分线（或者一根光纤）来传所有数据。发送端把并行数据“压缩”成一串高速比特流，接收端再“解压”回来。这样一来，PCB走线简单了，抗干扰能力也强了。
核心要点：
- 发送端：并行 → 串行（Serializer）
- 接收端：串行 → 并行（Deserializer）
- 传输介质：一对差分线、同轴电缆、光纤
- 关键指标：数据速率（Gbps）、误码率（BER）、抖动（Jitter）
1.2 SerDes的发展历程：从几Mbps到上百Gbps
SerDes不是一天建成的。我入行那会儿，主流SerDes速率还在1Gbps左右晃悠。现在呢？112Gbps PAM4都已经量产了。这中间经历了几个关键阶段。
| 年代 | 典型速率 | 代表技术 | 我的个人感受 |
|---|---|---|---|
| 1990s | 几百Mbps | LVDS、TTL并行转串行 | 那时候做SerDes，用的还是分立元件搭的PLL |
| 2000s | 1~10 Gbps | Xilinx RocketIO、Altera SERDES | FPGA内嵌SerDes硬核，真是解放了工程师 |
| 2010s | 10~28 Gbps | NRZ调制、CTLE/DFE均衡 | 信号完整性成了最大挑战，眼图闭合是常态 |
| 2020s | 56~112 Gbps | PAM4调制、DSP辅助、FEC纠错 | 现在做SerDes，更像是在做通信系统 |
为什么会从NRZ转向PAM4？说白了，就是速率太高了，NRZ的信号带宽撑不住了。PAM4用4个电平（00/01/10/11）来传，每个符号携带2比特信息，带宽需求直接减半。但代价是信噪比差了，需要更复杂的均衡和纠错。
避坑指南： 我曾经在一个项目中，为了省成本选了低端FPGA的SerDes硬核，结果28Gbps速率下眼图完全睁不开。后来换了带DSP均衡的高端芯片，问题才解决。记住：SerDes的速率越高，对PCB材料和连接器的要求也越高。FR4板材在10Gbps以上损耗就很明显了。
1.3 SerDes在高速通信中的核心地位
现在的高速通信，几乎离不开SerDes。我列几个典型场景，你就明白了。
- 数据中心内部：服务器到交换机、交换机到交换机，全是SerDes链路。100G/400G以太网，底层就是多个SerDes通道聚合。
- 5G前传/回传：基站和核心网之间，CPRI/eCPRI接口，本质也是SerDes。
- FPGA与FPGA互联：多片FPGA协同工作时，用SerDes做片间通信，比并行总线快得多。
- 存储接口：SAS、SATA、NVMe，底层都是SerDes。
- 视频传输：HDMI、DisplayPort、SDI，全是SerDes的变种。
可以说，没有SerDes，就没有今天的高速数字世界。你手里的手机、家里的路由器、公司的服务器，里面都有SerDes在默默工作。
注意： SerDes不是万能的。它虽然解决了并行总线的速率瓶颈，但也带来了新的问题：
- 时钟恢复（CDR）的抖动容限
- 通道损耗引起的码间干扰（ISI）
- 电源噪声对SerDes性能的影响
- 多通道之间的串扰
1.4 一张图看懂SerDes知识体系
下面这张SVG图，是我自己梳理的SerDes核心知识框架。你可以把它当作整个课程的地图。
这张图把SerDes分成三大块：发送端、接收端、传输通道。每一块都有对应的关键技术。我们这门课，就是围绕这三个部分展开的。
一句话总结： SerDes是高速通信的“血管”，把并行数据变成串行比特流，在单根通道上跑出上百Gbps的速率。理解它的工作原理，是成为高速数字设计专家的必修课。
可可精品资料库