1. DDR基础概念：从入门到实战
大家好，我是你们的FPGA讲师。今天咱们聊聊DDR，这个在硬件设计里绕不开的话题。
说实话，我刚接触DDR那会儿，也是一头雾水。什么Bank、Row、Column，什么tRCD、tCL，感觉像在看天书。但后来做项目多了，慢慢就摸清了门道。今天我就把这些经验分享给你。
1.1 DDR SDRAM发展历程
DDR的全称是Double Data Rate，双倍数据速率。说白了，就是时钟上升沿和下降沿都传输数据，速度翻倍。
从最早的SDRAM开始，到DDR1、DDR2、DDR3、DDR4，再到现在的DDR5，每一代都在提速、降功耗、增容量。
- SDRAM：单倍速率，一个时钟周期传一次数据
- DDR1：2.5V电压，200-400MHz速率
- DDR2：1.8V电压，400-800MHz速率，引入ODT（片上端接）
- DDR3：1.5V电压，800-2133MHz速率，引入写均衡
- DDR4：1.2V电压，1600-3200MHz速率，引入Bank Group
- DDR5：1.1V电压，4800-6400MHz速率，片内ECC
我记得2015年做第一个DDR3项目时，光调时序就花了两周。现在回头看，其实很多坑都是可以避免的。
1.2 DDR3/DDR4/DDR5对比
这三代产品，目前市面上都在用。我建议你重点掌握DDR4，因为它是当前主流。
| 参数 | DDR3 | DDR4 | DDR5 |
|---|---|---|---|
| 电压 | 1.5V | 1.2V | 1.1V |
| 数据速率 | 800-2133 MT/s | 1600-3200 MT/s | 4800-6400 MT/s |
| 预取位数 | 8n | 8n | 16n |
| Bank数量 | 8 | 16（4个Bank Group） | 32（8个Bank Group） |
| 突发长度 | 8 | 8 | 16 |
| 片内ECC | 无 | 无 | 有 |
你看这个表格，DDR5的预取位数翻倍了，这意味着内部带宽更大。但代价是延迟也变高了。做项目时，你得权衡取舍。
重要提示：DDR4引入了Bank Group概念，这允许你在不同Group间并行访问，提升带宽利用率。我在做视频处理项目时，就靠这个特性把带宽跑满了。
1.3 DDR内部存储结构
DDR的内部结构，你可以想象成一个巨大的表格。这个表格有行（Row）、有列（Column），还有多个表格页（Bank）。
具体来说：
- Bank：存储阵列的基本单元，每个Bank独立工作
- Row：行地址，相当于表格的横排
- Column：列地址，相当于表格的竖列
- Page：一个Row对应的所有数据，通常为1KB或2KB
为什么会这样设计？说白了，就是为了提高访问效率。你想想看，如果只有一个大数组，每次访问都要从头找起，那得多慢？
我画了一张图，帮你理解这个结构：
每个Bank内部有N行M列。访问数据时，先选Bank，再选Row，最后选Column。这个顺序很重要，直接影响时序。
1.4 DDR时序参数
时序参数是DDR设计的核心。我见过太多新手在这里栽跟头。咱们一个一个说。
tRCD（RAS to CAS Delay）
从激活行（RAS）到列选通（CAS）的延迟。说白了，就是打开一行后，等多久才能开始读数据。
这个参数一般在10-15ns左右。我在项目中遇到过，如果tRCD设得太小，数据会出错；设得太大，又浪费带宽。
tCL（CAS Latency）
从列选通到数据输出的延迟。这是DDR最重要的参数之一，直接影响读延迟。
DDR4的tCL通常在10-20个时钟周期。你想想看，频率越高，tCL的周期数就越大，但实际时间可能差不多。
tRP（Row Precharge Time）
预充电时间。关闭当前行，准备打开下一行所需的时间。
这个参数和tRCD很像，一般在10-15ns。我建议你把它和tRCD设为相同值，省心。
其他重要参数
- tRAS：行激活时间，行必须保持激活的最短时间
- tRC：行周期时间，两次行激活的最小间隔
- tWR：写恢复时间，写完数据后等多久才能预充电
- tRFC：刷新周期时间，两次刷新操作的最小间隔
我的经验：在Vivado里配置DDR控制器时，这些参数通常由IP核自动计算。但你要理解它们的含义，因为有时候需要手动调整。我曾经在一个高速采集项目中，因为tRFC设得太保守，导致刷新占用了太多带宽，最后把tRFC从350ns优化到260ns，带宽提升了15%。
1.5 避坑指南
注意：DDR的时序参数不是随便填的。每个DDR颗粒都有固定的规格，你得去查数据手册。我曾经见过有人把DDR3的tCL设成DDR4的值，结果板子死活跑不起来。
另外，我建议你在做PCB布局时，DDR走线要等长。这个坑我踩过——第一次做DDR3板子，数据线和地址线差了2mm，结果200MHz都跑不稳。后来重新布线，控制在±0.5mm以内，问题就解决了。
好了，这一章的内容就到这里。DDR基础概念是后续章节的基石，你一定要理解透。下一章咱们会讲DDR控制器的架构设计，到时候这些参数都会用上。
可可精品资料库