01
卷积神经网络基础
卷积运算的数学原理 · 特征图与感受野 · 权值共享与局部连接
数学原理感受野
02
FPGA加速原理
FPGA架构概述 · 并行计算与流水线 · DSP与BRAM资源利用
并行计算DSP
03
流水线设计基础
流水线级数划分 · 寄存器插入与平衡 · 吞吐率与延迟权衡
寄存器吞吐率
04
卷积层映射
im2col算法 · 滑动窗口实现 · 行缓冲(line buffer)设计
im2colLine buffer
05
数据复用策略
输入特征图复用 · 权值复用 · 输出部分和复用
数据复用权值
06
脉动阵列架构
经典脉动阵列原理 · 二维脉动阵列设计 · 数据流控制
Systolic数据流
07
量化与定点数
浮点转定点 · 量化误差分析 · INT8/INT4实现
定点INT8
08
Winograd算法
Winograd基本原理 · F(2x2,3x3)实现 · 与直接卷积对比
Winograd快速卷积
09
稀疏卷积加速
稀疏性利用 · 跳过零值计算 · 稀疏索引设计
稀疏跳过零
10
多通道并行
输入通道并行 · 输出通道并行 · 通道分组策略
通道并行分组
11
池化层加速
最大池化与平均池化 · 池化流水线设计 · 与卷积层融合
池化融合
12
激活函数实现
ReLU及其变体 · 查找表实现 · 分段线性近似
ReLULUT
13
全连接层加速
矩阵乘法优化 · 批处理(batch)处理 · 与卷积层共享硬件
矩阵乘Batch
14
数据搬运优化
DMA设计 · DDR带宽利用 · 乒乓缓冲(Ping-pong buffer)
DMA乒乓
15
片上存储架构
BRAM分配策略 · 多bank设计 · 数据排布优化
BRAMBank
16
控制逻辑设计
有限状态机(FSM) · 配置寄存器 · 启动与结束控制
FSM寄存器
17
时序分析与约束
关键路径识别 · 时序收敛技巧 · 多时钟域处理
时序收敛
18
资源评估与优化
LUT/FF/DSP/BRAM估算 · 资源瓶颈分析 · 面积与速度权衡
资源瓶颈
19
编译器与调度
指令集设计 · 编译器后端 · 自动调度策略
编译器调度
20
RTL设计与仿真
SystemVerilog编码规范 · 仿真环境搭建 · 波形调试
SystemVerilog仿真
21
高层次综合(HLS)
HLS流程 · 流水线pragma · 数组优化与接口综合
HLSPragma
22
验证与测试
模块级验证 · 系统级验证 · 覆盖率收集
验证覆盖率
23
性能评估指标
GOPS · 吞吐率 · 能效比 · 与GPU/CPU对比
GOPS能效
24
经典架构分析
Eyeriss · DianNao · Systolic Array对比
EyerissDianNao
25
动态重构技术
部分重配置 · 运行时切换 · 场景适配
重构PR
26
多核与互联
NoC设计 · 多核同步 · 负载均衡
NoC多核
27
端侧部署
模型压缩 · 知识蒸馏 · 边缘计算场景
压缩蒸馏
28
高级优化技巧
循环展开 · 循环分块 · 循环交换
循环优化分块
29
调试与性能分析
片上逻辑分析仪 · 性能计数器 · 瓶颈定位
调试计数器
30
项目实战
从算法到部署 · 完整流程演示 · 常见问题与解决方案
实战部署