01
AXI总线概述
发展历史 · 协议核心地位 · AXI3与AXI4区别
基础概念
02
AXI通道详解
读地址/数据 · 写地址/数据/响应 · 时序
通道时序
03
AXI握手协议
VALID/READY · 通道依赖 · 传输与响应
握手控制
04
AXI传输特性
突发 · 乱序 · 交织传输
BurstOoO
05
AXI互联结构
点对点 · 共享总线 · 交叉开关 · NoC
架构拓扑
06
AXI互联组件
Interconnect · Crossbar · 宽度/时钟转换 · Register Slice
组件IP
07
地址映射与路由
地址解码 · 从机选择 · 默认/错误响应
地址路由
08
数据宽度转换
窄带/宽带 · 数据对齐 · 填充逻辑
宽度转换
09
时钟域转换
异步FIFO · 同步器链 · 多比特策略
时钟异步
10
AXI流水线设计
Register Slice · 插入策略 · 时序与延迟
流水线时序
11
AXI QoS与仲裁
优先级/轮询仲裁 · QoS信号 · 带宽分配
QoS仲裁
12
AXI低功耗接口
Clock Gating · Power Gating · LPI
低功耗LPI
13
AXI一致性协议
ACE协议 · Snoop过滤 · 一致性域
ACE一致性
14
AXI验证基础
UVM环境 · AXI VIP · 基本测试用例
UVM验证
15
AXI验证进阶
覆盖率驱动 · 随机化 · Protocol Checker
进阶覆盖率
16
AXI性能分析
延迟/吞吐量 · 带宽利用率 · 瓶颈定位
性能分析
17
互联设计实战（一）
单主单从AXI互联 RTL设计
RTL单主单从
18
互联设计实战（二）
多主多从 Crossbar RTL设计
Crossbar多主多从
19
互联设计实战（三）
Data Width Converter RTL实现
宽度转换RTL
20
互联设计实战（四）
Clock Converter RTL实现
时钟转换异步
21
互联设计实战（五）
Register Slice RTL实现
流水线Slice
22
互联设计实战（六）
地址解码与路由逻辑 RTL实现
地址解码路由
23
互联设计实战（七）
仲裁器与QoS逻辑 RTL实现
仲裁QoS
24
互联设计实战（八）
低功耗接口逻辑 RTL实现
低功耗RTL
25
互联验证实战（一）
UVM验证平台 · 单主单从互联
UVM验证
26
互联验证实战（二）
多主多从Crossbar · 地址冲突/仲裁
Crossbar冲突
27
互联验证实战（三）
Data Width Converter · 窄带/宽带
宽度转换
28
互联验证实战（四）
Clock Converter · 异步时钟域
异步时钟
29
互联验证实战（五）
Register Slice · 流水线深度/延迟
Slice延迟
30
项目总结与展望
设计陷阱 · 性能优化 · CHI协议简介
总结CHI