01
DDR基础概念
DDR SDRAM发展历程 · DDR3/DDR4/DDR5对比 · 工作原理简介
发展史对比
02
DDR控制器架构
内部模块划分 · 命令调度器 · 数据通路 · 地址映射
微架构调度
03
DDR初始化流程
上电时序 · 初始化序列 · 模式寄存器配置 · ZQ校准
时序校准
04
DDR读写时序
ACT命令 · READ/WRITE · 预充电 · 刷新操作
命令刷新
05
DDR时序参数
CL · tRCD · tRP · tRAS · tRC 关键参数详解
延迟参数
06
DDR带宽计算
理论带宽与实际带宽 · 效率影响因素 · Bank Group
性能Bank
07
DDR物理层接口
DQ/DQS/DM信号 · ODT配置 · 片内终结电阻
信号ODT
08
DDR验证环境搭建
VIP使用 · BFM模型 · Scoreboard设计
验证VIP
09
DDR测试序列
读写测试 · 地址遍历 · 数据完整性校验
测试校验
10
DDR功耗管理
自刷新 · 掉电模式 · 时钟门控 · 温度补偿刷新
低功耗刷新
11
卷积神经网络基础
卷积层 · 池化层 · 全连接层 · 激活函数
CNN基础
12
卷积计算原理
输入特征图 · 卷积核 · 输出特征图 · 步长与填充
计算步长
13
卷积加速器架构
脉动阵列 · Winograd算法 · 稀疏加速
脉动稀疏
14
卷积加速器数据流
权重固定 · 输入固定 · 输出固定 · 行固定
数据流复用
15
卷积加速器微架构
PE单元设计 · 累加器树 · 数据分发网络
PE累加器
16
卷积加速器存储层次
片上缓存 · 数据复用 · DDR带宽匹配
存储带宽
17
卷积加速器控制逻辑
状态机设计 · 指令解码 · 流水线控制
FSM流水线
18
卷积加速器验证
RTL仿真 · 形式验证 · FPGA原型验证
验证FPGA
19
DDR与加速器接口设计
AXI总线 · 数据宽度匹配 · 跨时钟域处理
AXICDC
20
DDR与加速器数据搬运
DMA控制器 · 描述符链 · 中断机制
DMA中断
21
DDR与加速器带宽分配
QoS仲裁 · 优先级调度 · 带宽预留
QoS仲裁
22
DDR与加速器地址映射
物理地址分配 · 虚拟地址转换 · 页表管理
MMU页表
23
DDR与加速器同步机制
Fence操作 · Barrier同步 · 依赖追踪
同步Barrier
24
DDR与加速器性能建模
SystemC模型 · TLM通信 · 性能分析
SystemCTLM
25
DDR与加速器调试方法
波形分析 · 日志追踪 · 性能计数器
调试计数器
26
DDR与加速器低功耗设计
DVFS · 时钟门控 · 数据压缩
DVFS门控
27
DDR与加速器安全机制
数据加密 · 访问控制 · 侧信道防护
安全加密
28
DDR与加速器测试芯片
流片流程 · ATE测试 · 良率分析
流片ATE
29
DDR与加速器应用案例
边缘计算 · 自动驾驶 · 云端推理
应用案例
30
DDR与加速器未来趋势
HBM · CXL · 存算一体 · 近存计算
趋势存算