4、跨时钟域约束（CDC）：PCLK到系统时钟的异步FIFO约束，使用set_clock_groups
好，咱们接着聊。前面几章我们把同步时序约束讲得差不多了，今天来点刺激的——跨时钟域，也就是CDC。
说实话，我刚入行那会儿，最怕的就是跨时钟域。为什么？因为一旦出问题，查起来特别痛苦。信号偶尔错一下，仿真跑一万次可能都抓不到，但板子跑着跑着就挂了。嗯，后来我学乖了，老老实实做CDC约束。
4.1 什么是跨时钟域问题？
说白了，就是一个信号从时钟域A跑到时钟域B。两个时钟频率不同，相位关系也不固定。这时候，如果直接拿这个信号去采样，就可能出现亚稳态。
亚稳态是什么？就是寄存器输出既不是0也不是1，卡在中间晃悠。它可能过一会儿稳定下来，也可能一直晃，甚至把后面一堆寄存器都带偏。
我在项目中遇到过最惨的一次，就是图像数据跨时钟域没处理好，结果画面偶尔出现一条花屏的线。查了三天，最后发现是FIFO的读使能信号跨时钟域时丢了半个周期。
4.2 异步FIFO：最常用的CDC方案
对于图像采集这种场景，PCLK（像素时钟）和系统时钟往往是两个完全独立的时钟源。PCLK由摄像头提供，系统时钟来自板级晶振。两者之间没有任何关系。
这时候，最靠谱的做法就是用异步FIFO。数据在PCLK域写入，在系统时钟域读出。FIFO内部用格雷码处理指针，保证跨时钟域传输的安全性。
但问题来了——工具不知道这两个时钟是异步的。如果你不告诉它，它就会去分析PCLK到系统时钟的路径，然后报一堆时序违例。这些违例其实是假的，但看着闹心。
核心要点：对于异步时钟域之间的路径，我们需要明确告诉工具：不要分析它们。这就是set_clock_groups的用武之地。
4.3 set_clock_groups 的三种模式
set_clock_groups 有三种模式，我分别说一下：
| 模式 | 含义 | 适用场景 |
|---|---|---|
| -asynchronous | 时钟之间异步，不做时序分析 | 完全独立的时钟域 |
| -physically_exclusive | 物理上不会同时存在 | MUX选择的不同时钟 |
| -logically_exclusive | 逻辑上不会同时激活 | 测试时钟与功能时钟 |
对于我们的场景，PCLK和系统时钟是异步的，所以用 -asynchronous。
4.4 实战：PCLK到系统时钟的约束
假设我们有两个时钟：
- pclk：像素时钟，频率25MHz，来自摄像头
- sys_clk：系统时钟，频率100MHz，来自板级晶振
约束写法如下：
# 先创建两个时钟
create_clock -name pclk -period 40.000 [get_ports pclk_in]
create_clock -name sys_clk -period 10.000 [get_ports sys_clk_in]
# 告诉工具：这两个时钟是异步的
set_clock_groups -asynchronous \
-group { pclk } \
-group { sys_clk }就这么简单。工具看到这个约束后，就不会再去分析pclk到sys_clk之间的路径了。
小提示：我个人习惯把set_clock_groups放在所有create_clock之后。这样逻辑清晰，也方便后续维护。
4.5 避坑指南：别把同步时钟也切了
这里有个坑，我曾经踩过。
假设你的系统里还有另一个时钟 clk_50m，它和 sys_clk 是同源的（比如由同一个PLL产生）。这时候如果你写：
set_clock_groups -asynchronous \
-group { pclk } \
-group { sys_clk clk_50m }没问题。但如果你写成：
set_clock_groups -asynchronous \
-group { pclk } \
-group { sys_clk } \
-group { clk_50m }这就出大事了！工具会把 sys_clk 和 clk_50m 也当成异步的。明明是同源的时钟，结果路径全被切掉了。
警告：同一个-group里的时钟被认为是同步的。不同-group之间才是异步的。写的时候一定要小心，别把同源时钟分到不同组里。
4.6 异步FIFO的完整约束示例
来看一个完整的例子。假设我们的异步FIFO例化如下：
async_fifo #(
.DATA_WIDTH(8),
.ADDR_WIDTH(4)
) u_fifo (
.wr_clk(pclk),
.rd_clk(sys_clk),
.wr_en(wr_en),
.rd_en(rd_en),
.din(data_in),
.dout(data_out),
.full(full),
.empty(empty)
);约束文件里需要做三件事：
- 创建两个时钟
- 设置异步时钟组
- （可选）对FIFO内部的跨时钟域路径设置false_path
# 步骤1：创建时钟
create_clock -name pclk -period 40.000 [get_ports pclk_in]
create_clock -name sys_clk -period 10.000 [get_ports sys_clk_in]
# 步骤2：设置异步组
set_clock_groups -asynchronous \
-group { pclk } \
-group { sys_clk }
# 步骤3：可选，对FIFO内部路径设置false_path
# 其实set_clock_groups已经切断了所有跨时钟域路径
# 但如果你只想切特定路径，可以用set_false_path
set_false_path -from [get_clocks pclk] -to [get_clocks sys_clk]
set_false_path -from [get_clocks sys_clk] -to [get_clocks pclk]注意：步骤2和步骤3的效果类似，但set_clock_groups更彻底。它切断了两个时钟域之间所有路径的分析。而set_false_path只切断了指定的路径。对于异步FIFO，我建议用set_clock_groups，因为它更干净。
4.7 知识体系图
下面这张图展示了跨时钟域约束的核心逻辑：
4.8 总结一下
跨时钟域约束其实不复杂。记住三点：
- 识别异步时钟：两个时钟没有确定的相位关系
- 使用异步FIFO：硬件上保证数据安全传输
- 设置set_clock_groups：软件上告诉工具不要分析这些路径
嗯，做到这三点，跨时钟域的问题基本就能防住。当然，前提是你的FIFO设计本身没问题。格雷码指针、双寄存器同步这些基本功，咱们后面再细聊。
可可精品资料库