VIP20

本课程属于：016-Verilog 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

FPGA开发之按键消抖与上板实战

共30节完整课程

按键消抖概述

为什么需要消抖？机械按键的抖动特性与危害。

为什么需要消抖？机械按键的抖动特性与危害工程步骤与验收要点

硬件消抖（RC滤波）与软件消抖（延时采样）的对比。

硬件消抖（RC滤波）与软件消抖（延时采样）的对比工程步骤与验收要点

基于状态机的按键消抖模块设计（20ms延时）。

基于状态机的按键消抖模块设计（20ms延时）工程步骤与验收要点

编写Testbench，使用Vivado/VCS进行功能仿真。

编写Testbench使用Vivado

约束文件编写、下载验证、示波器观察波形。

约束文件编写下载验证

自适应消抖、双边沿检测、低功耗设计。

自适应消抖双边沿检测

按键控制LED灯亮灭、按键控制数码管计数。

按键控制LED灯亮灭按键控制数码管计数

抖动时间不足、亚稳态处理、代码风格规范。

抖动时间不足亚稳态处理

总结与扩展

消抖IP核封装、跨时钟域处理思路。

消抖IP核封装跨时钟域处理思路

常用FPGA开发板引脚对应表、调试技巧汇总。

常用FPGA开发板引脚对应表调试技巧汇总

输入同步器设计

双触发器同步、亚稳态MTBF估算、异步输入约束。

双触发器同步亚稳态MTBF估算

计数器消抖架构

采样周期选择、计数阈值计算、资源占用对比。

采样周期选择计数阈值计算

边沿检测模块

上升沿、下降沿、双边沿检测和单周期脉冲生成。

上升沿下降沿

长按与短按识别

按下时长统计、重复触发抑制、组合按键扩展。

按下时长统计重复触发抑制

多按键矩阵扫描

行列扫描、扫描频率、鬼键问题与硬件隔离。

行列扫描扫描频率

参数化模块封装

使用parameter配置时钟频率、消抖时间和按键数量。

使用parameter配置时钟频率消抖时间和按键数量

AXI-Lite寄存器接入

把按键状态映射为寄存器，供PS或软核读取。

把按键状态映射为寄存器供PS或软核读取

中断触发设计

按键事件中断、清中断机制、边沿和电平触发策略。

按键事件中断清中断机制

约束文件深化

IOSTANDARD、PULLUP、CLOCK约束和false path处理。

IOSTANDARDPULLUP

综合报告解读

LUT/FF资源、扇出、关键路径和时序余量分析。

时序收敛处理

输入路径约束、寄存器切分、同步链和多周期路径判定。

输入路径约束寄存器切分

仿真覆盖增强

随机抖动激励、边界条件、断言和覆盖率检查。

随机抖动激励边界条件

硬件调试工具

ILA触发条件、VIO在线控制、波形导出与问题定位。

ILA触发条件VIO在线控制

数码管联动项目

按键事件驱动计数器、BCD转换、动态扫描显示。

按键事件驱动计数器BCD转换

菜单交互项目

多按键菜单状态机、确认/返回/加减操作设计。

多按键菜单状态机确认

低功耗按键唤醒

时钟使能、休眠唤醒、去抖与功耗的平衡。

时钟使能休眠唤醒

抗干扰设计

外部噪声、毛刺滤除、PCB走线和上拉电阻选择。

外部噪声毛刺滤除

IP打包与复用

Vivado IP Packager、接口规范、文档和示例工程。

Vivado IP Packager接口规范

验收测试清单

响应延迟、误触发率、长稳测试和温度电压覆盖。

响应延迟误触发率

综合项目复盘

从RTL到上板联调的完整按键输入子系统交付。

从RTL到上板联调的完整按键输入子系统交付工程步骤与验收要点