01
AXI总线概述
什么是AXI总线 · AHB/APB/AXI3/AXI4发展史 · SoC互联、DDR、PCIe桥接
基础历史
02
AXI通道详解
读地址AR · 读数据R · 写地址AW · 写数据W · 写响应B
通道协议
03
AXI握手协议
VALID/READY握手机制 · 通道依赖 · 顺序与乱序传输
握手时序
04
AXI传输特性
突发Burst · 地址对齐/非对齐 · 窄传输 · 未定义长度
突发对齐
05
AXI互联结构
共享总线 · 交叉开关 · NoC网络片上网关对比
架构互联
06
AXI4与AXI4-Lite
AXI4完整特性 · AXI4-Lite简化 · AXI4-Stream流式接口
标准Lite
07
AXI时序分析
读事务时序 · 写事务时序 · 背靠背传输 · 空闲周期
时序波形
08
AXI信号详解
全局信号ACLK/ARESETn · 地址/数据/突发控制/响应信号
信号接口
09
AXI地址映射
地址解码 · 地址对齐 · 地址边界 · 重叠检测
地址映射
10
AXI数据宽度
32/64/128/256/512位数据总线设计考量
位宽性能
11
AXI ID管理
ID标签作用 · 重排序 · ID宽度设计 · 多线程支持
ID乱序
12
AXI QoS机制
服务质量优先级 · 仲裁策略 · 带宽分配 · 延迟控制
QoS仲裁
13
AXI原子操作
独占访问Exclusive · 锁定访问Locked · 原子交换
原子一致性
14
AXI缓存属性
Cacheable · Bufferable · Modifiable · Allocate策略
缓存属性
15
AXI保护单元
特权级访问 · 安全域隔离 · 数据完整性保护
安全保护
16
AXI互联设计基础
单主单从 · 多主单从 · 多主多从互联
互联入门
17
AXI仲裁器设计
轮询 · 优先级 · 加权公平 · 延迟敏感仲裁
仲裁RTL
18
AXI解码器设计
地址解码逻辑 · 从机选择 · 默认从机处理
解码地址
19
AXI多路选择器设计
读数据选择 · 写数据选择 · 响应选择
MUX数据路径
20
AXI寄存器切片
流水线寄存器 · 切片深度选择 · 时序收敛技巧
流水线时序
21
AXI时钟域交叉
异步FIFO · 同步器设计 · 多时钟域管理
CDC异步
22
AXI性能分析
带宽计算 · 延迟分析 · 吞吐量优化 · 瓶颈定位
性能优化
23
AXI验证方法学
UVM验证框架 · AXI VIP使用 · 覆盖率驱动验证
验证UVM
24
AXI调试技巧
波形分析 · 协议检查器 · 性能计数器 · 常见错误排查
调试工具
25
AXI低功耗设计
时钟门控 · 电源域隔离 · AXI LPI · DVFS
低功耗LPI
26
AXI与AMBA 5 CHI
CHI协议简介 · CHI与AXI差异 · CHI应用场景
CHIAMBA5
27
AXI在FPGA中的应用
Xilinx AXI IP核 · 自定义AXI外设 · AXI DMA设计
FPGAXilinx
28
AXI在ASIC中的应用
SoC总线架构 · 多层级互联 · 一致性管理
ASICSoC
29
AXI高级主题
虚拟通道 · 事务合并 · 写合并/读合并 · 预取机制
高级优化
30
AXI实战项目
设计简单AXI互联系统 · 从零搭建AXI总线矩阵 · 性能调优
实战项目