01
AXI总线基础回顾
AXI协议概述 · 通道与握手 · 读写事务流程 · 时序收敛的挑战
协议握手
02
时钟域与复位设计
时钟域划分策略 · 异步复位同步释放 · 时钟门控对时序的影响
时钟复位
03
组合逻辑优化
关键路径分析 · 逻辑级数压缩 · 操作符平衡与重定时
组合优化
04
流水线插入策略
寄存器切片 · 流水线深度权衡 · Valid-Ready反压处理
流水线反压
05
物理综合与布局
综合策略选择 · 高扇出网络处理 · 布局约束对时序的影响
物理布局
06
跨时钟域同步
CDC同步器设计 · 多比特同步 · 握手协议与FIFO
CDCFIFO
07
时序约束精讲
创建时钟与生成时钟 · 输入输出延迟约束 · 伪路径与多周期路径
约束SDC
08
综合与实现技巧
增量综合 · 物理综合 · 逻辑等价性检查
综合LEC
09
低功耗与时序权衡
多电压域设计 · 电源门控 · 动态电压频率调整
低功耗DVFS
10
片上网络互连
NoC拓扑 · 路由算法 · QoS与仲裁
NoC路由
11
AXI互连架构
共享总线与交叉开关 · 地址解码与路由 · 数据宽度转换
互连交叉开关
12
高级综合技术
HLS优化 · 接口综合 · 流水线综合
HLS高层次
13
时序分析进阶
OCV分析 · CRPR · AOCV与POCV
STAOCV
14
信号完整性
串扰噪声 · IR Drop · 电迁移
SIEM
15
可测试性设计
扫描链插入 · 边界扫描 · BIST
DFT扫描
16
形式化验证
等价性检查 · 属性检查 · 覆盖率分析
FormalEC
17
仿真与调试
波形分析 · 断言检查 · 性能分析
仿真断言
18
后端实现流程
布局规划 · 时钟树综合 · 布线
后端CTS
19
先进工艺节点挑战
FinFET效应 · 光刻热点 · 可靠性
FinFET工艺
20
机器学习在时序优化中的应用
时序预测 · 自动参数调优 · 智能布局
ML优化
21
AXI性能优化
突发传输优化 · 乱序传输 · 写响应合并
性能突发
22
死锁与活锁
协议级死锁 · 资源死锁 · 避免策略
死锁协议
23
QoS与仲裁
优先级调度 · 加权轮询 · 带宽分配
QoS仲裁
24
一致性协议
MESI协议 · MOESI协议 · 目录协议
一致性缓存
25
虚拟化与隔离
地址空间隔离 · 中断虚拟化 · IOMMU
虚拟化IOMMU
26
安全与可信执行
可信执行环境 · 安全内存加密 · 侧信道攻击防御
安全TEE
27
调试与验证方法学
UVM · 覆盖率驱动验证 · 形式化验证
UVM验证
28
性能建模与分析
SystemC建模 · 性能计数器 · 瓶颈分析
SystemC建模
29
片上调试
JTAG调试 · 追踪缓冲 · 硬件断点
调试JTAG
30
未来趋势
Chiplet互连 · 光互连 · 存算一体架构
Chiplet存算一体