VIP20
本课程属于：016-Verilog
芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
01
卷积运算基础
从数学公式到硬件实现，理解卷积的本质与计算模式。
数学核心
02
流水线设计原理
时空图、吞吐率与延迟，流水线的基本概念。
概念时空图
03
卷积的循环展开
分析卷积的嵌套循环结构，寻找并行化机会。
循环并行
04
一维流水线卷积
设计一个简单的一维卷积流水线，理解数据流。
一维入门
05
二维卷积的滑动窗口
如何用流水线高效处理滑动窗口数据。
滑动窗口二维
06
行缓冲器设计
实现行缓冲器，解决二维卷积的数据重用问题。
缓冲数据重用
07
脉动阵列架构
经典的脉动阵列原理及其在卷积加速中的应用。
脉动阵列经典
08
权重固定与数据流固定
分析不同的数据流对流水线设计的影响。
数据流权衡
09
输出固定数据流
以输出特征图为中心的流水线设计。
输出特征图
10
输入固定数据流
以输入特征图为中心的流水线设计。
输入特征图
11
权重固定数据流
以权重为中心的流水线设计。
权重中心
12
流水线深度与性能权衡
如何选择最优的流水线级数。
深度性能
13
寄存器平衡与重定时
优化流水线时序的关键技术。
时序重定时
14
流水线中的气泡与停顿
处理数据冒险与控制冒险。
冒险气泡
15
多通道卷积的流水线
如何扩展流水线处理多个输入通道。
多通道扩展
16
1x1卷积的流水线优化
特殊的卷积核，特殊的优化策略。
1x1优化
17
分组卷积与深度可分离卷积
现代网络中的流水线设计。
分组深度可分离
18
Winograd算法与流水线
减少乘法次数的算法如何融入流水线。
Winograd算法
19
FFT加速卷积与流水线
频域方法的流水线实现。
FFT频域
20
稀疏卷积的流水线
利用权重稀疏性跳过无效计算。
稀疏跳过
21
脉动阵列的硬件实现
用Verilog搭建一个简单的脉动阵列。
VerilogRTL
22
行缓冲器的RTL设计
用硬件描述语言实现行缓冲器。
RTL缓冲器
23
流水线控制逻辑设计
状态机与握手信号。
控制握手
24
内存带宽与流水线匹配
如何平衡计算与数据搬运。
带宽平衡
25
多级存储层次与数据复用
L1/L2缓存与流水线的协同。
存储缓存
26
量化卷积的流水线
INT8/INT4量化后的流水线设计。
量化INT8
27
可重构流水线架构
支持多种卷积参数的动态配置。
可重构动态
28
流水线性能评估模型
建立数学模型预测吞吐率与延迟。
建模评估
29
典型加速器案例分析
TPU、Eyeriss等架构的流水线解读。
TPUEyeriss
30
项目实战：3x3卷积加速器
设计一个完整的3x3卷积加速器流水线。
实战3x3