01
PLL概述
锁相环定义 · 芯片作用 · 基本架构(PFD/CP/LF/VCO/Divider)
基础架构
02
PLL核心指标
频率范围 · 锁定时间 · 相位噪声 · 抖动 · 功耗 · 面积
指标性能
03
鉴频鉴相器 PFD
工作原理 · 死区问题 · 电路实现 · Verilog代码
数字PFD
04
电荷泵 CP
电荷泵作用 · 充放电匹配 · 噪声分析 · 设计要点
模拟CP
05
环路滤波器 LF
无源/有源 · 二阶/三阶 · 参数计算 · 相噪影响
滤波器LF
06
压控振荡器 VCO
环形/LC · 调谐范围 · 相位噪声模型 · 电路设计
VCO振荡器
07
分频器 Divider
整数/小数分频 · MMD · 时序约束 · Verilog实现
分频数字
08
PLL线性模型
s域模型 · 传输函数 · 闭环特性 · 相位裕度
建模稳定性
09
PLL相位噪声分析
相噪定义 · 各模块贡献 · 仿真方法
相噪仿真
10
PLL抖动分析
随机/确定性抖动 · 抖动与相噪 · 测量
抖动时域
11
PLL锁定过程
频率/相位捕获 · 锁定检测 · 锁定时间计算
锁定瞬态
12
环路带宽设计
带宽对锁定/相噪影响 · 优化策略
带宽优化
13
电源噪声抑制
电源纹波影响 · LDO要点 · PSRR
电源PSRR
14
工艺角仿真
TT/FF/SS · 温度变化 · 蒙特卡洛
工艺角统计
15
PLL版图设计
模拟版图基础 · 匹配 · 屏蔽 · ESD
版图物理
16
PLL测试方案
频谱仪/示波器/相噪仪 · 测试项 · 测试PCB
测试仪器
17
整数N PLL设计实例
规格定义 · 架构选择 · 参数计算 · 仿真验证
实例整数N
18
小数N PLL设计实例
Sigma-Delta · 小数杂散抑制 · DEM
小数NΣΔ
19
Verilog-A建模
行为级模型 · 加速仿真 · 模型验证
Verilog-A建模
20
Matlab建模
系统级仿真 · 参数扫描 · 优化设计
Matlab系统
21
噪声传递函数
各模块噪声传递 · 带内/带外噪声 · 优化
噪声传递函数
22
参考杂散
产生机理 · 杂散抑制 · 版图优化
杂散抑制
23
锁定检测电路
锁定检测原理 · 窗口比较器 · 数字锁定检测
检测数字
24
启动与复位
上电顺序 · 复位电路 · 初始状态控制
启动复位
25
低功耗设计
亚阈值 · DVFS · 时钟门控
低功耗DVFS
26
可靠性设计
老化 · 热载流子 · 电迁移
可靠性老化
27
电磁兼容 EMC
辐射/传导噪声 · 屏蔽设计
EMC屏蔽
28
先进工艺挑战
FinFET · 低电压 · 工艺波动
FinFET先进工艺
29
PLL应用场景
时钟生成 · 频率合成 · CDR · 无线通信
应用系统
30
设计总结与进阶
常见误区 · 学习资源 · 未来趋势(全数字PLL/注入锁定)
总结趋势