3、布局规划与PDN：IO Pad规划、电源域划分、宏单元布局对PDN的影响
好，咱们接着聊布局规划阶段的PDN设计。说实话，这个阶段要是没想清楚，后面布线的时候你会想哭的。我做过好几个项目，都是因为前期PDN规划没到位，后期不得不返工，那滋味真不好受。
布局规划对PDN的影响，说白了就是三件事：IO Pad怎么摆、电源域怎么切、大模块（Memory/IP）往哪放。这三件事环环相扣，一个没做好，整个PDN的供电质量就会出问题。
3.1 IO Pad规划与PDN
IO Pad的摆放，直接影响芯片的供电入口。你想想看，电流从封装进来，第一站就是IO Pad。如果Pad摆得不好，电流路径就会绕远路，IR drop自然就大了。
我个人的习惯是：先把电源Pad和地Pad均匀分布在芯片四周。别把所有的VDD Pad都挤在一边，那样会导致芯片一侧供电充足，另一侧饿死。
核心原则： 电源Pad的间距要均匀，通常每2-3个信号Pad之间就要有一对VDD/VSS Pad。高频IO区域，这个密度还要更高。
我在一个28nm的项目中遇到过这样的情况：客户为了节省Pad数量，把电源Pad都集中在芯片顶部。结果呢？底部的逻辑模块IR drop直接超标，最后不得不加厚顶层金属来补救。嗯，这个教训挺深刻的。
关于IO Pad规划，有几个要点你需要注意：
- 电源Pad的分布要对称——电流路径越短，IR drop越小
- 高速IO区域要额外加电源Pad——比如DDR、SerDes这些，瞬态电流很大
- 模拟和数字的电源Pad要分开——避免数字噪声通过Pad耦合到模拟电源
- Pad ring的宽度要够——我建议至少用顶层金属的2倍宽度来走Pad ring
小技巧： 在IO Pad附近预留一些decap cell的位置。这些电容可以就近吸收高频噪声，效果比放在核心区域好得多。
3.2 电源域划分
电源域划分，说白了就是把芯片切成几个独立的供电区域。为什么要这么做？因为不同的模块对电压的要求不一样，而且隔离噪声也需要。
我记得有个项目，芯片里同时有1.8V的IO和0.9V的核心逻辑。如果不做电源域划分，那麻烦就大了——要么IO电压不够，要么核心电压过高烧管子。
电源域划分对PDN的影响主要体现在：
- 每个域要有独立的电源网络——不能共用一条电源线，否则会互相干扰
- 域边界要加电源隔离——通常用MTCMOS或者电源门控来实现
- 跨域信号要加电平转换器——这个也会影响PDN的布局
- 每个域的电源密度要单独评估——大电流域要更密集的电源网络
| 电源域类型 | 典型电压 | PDN要求 | 常见问题 |
|---|---|---|---|
| 核心逻辑域 | 0.7V-1.0V | 低阻抗、高密度 | IR drop敏感 |
| IO域 | 1.8V-3.3V | 中等密度、抗噪 | ESD保护 |
| 模拟域 | 1.2V-3.3V | 低噪声、隔离 | PSRR要求高 |
| 存储器域 | 0.8V-1.2V | 高瞬态电流 | 动态IR drop |
你想想看，如果两个电源域靠得太近，又没有足够的隔离，那数字噪声就会通过衬底或者电源网络串到模拟域里去。我曾经在一个混合信号芯片上吃过这个亏，模拟ADC的SNR死活上不去，最后发现是数字域的电源噪声通过衬底耦合过来了。
警告： 电源域划分时，一定要考虑电源门控（Power Gating）的影响。门控开关会引入额外的IR drop，而且开关瞬间的电流冲击很大。我建议在门控开关附近加足够的decap电容来缓冲。
3.3 宏单元（Memory/IP）布局对PDN的影响
宏单元，比如SRAM、PLL、ADC这些，是芯片里的"大胃王"。它们对电流的需求大，而且对电源质量的要求也高。
宏单元布局对PDN的影响，我总结了几点：
- 宏单元内部已经有电源网络——但通常不够，需要在芯片级补充
- 宏单元会阻挡电源走线——尤其是那些占满好几层金属的硬宏
- 宏单元周围需要额外的电源过孔——因为电流密度会突然增大
- 多个宏单元堆叠时，电源供应要分层考虑——不能只靠底层金属
我记得有一次，一个SRAM阵列放在芯片中央，周围全是标准单元。结果呢？SRAM的电源引脚只有底层金属，而标准单元的电源网络在高层金属。这两者之间的连接全靠几个过孔，电流瓶颈一下子就出来了。后来我不得不加了一整圈电源环来缓解这个问题。
关于宏单元布局，我建议你这样做：
- 把大电流宏单元放在靠近电源Pad的位置——减少电流路径长度
- 在宏单元周围预留电源走线通道——至少留出2-3条金属线的宽度
- 宏单元之间要留间隙——方便电源过孔和decap电容的放置
- 多个宏单元共享电源网络时，要评估总电流——别让一条电源线带太多负载
经验之谈： 对于SRAM这类存储器，我习惯在它的四周各放一排decap cell。这样既能吸收SRAM读写时的瞬态电流，又能为周围的逻辑提供干净的电源。一举两得。
好了，关于布局规划阶段的PDN设计，核心就是这三件事。你只要把IO Pad摆均匀、电源域划分清楚、宏单元放对位置，后面的PDN设计就会顺畅很多。嗯，这些经验都是我用一个个项目换来的，希望能帮到你。