2. PDN设计目标：目标阻抗、电源噪声容限、功耗与面积权衡

好，咱们接着聊PDN设计。上一章我讲了PDN是啥，说白了就是给芯片各个模块送电的「高速公路网」。那这条「路」到底要修成什么样才算合格？这就是今天要聊的核心——PDN的三个设计目标。

我个人习惯，接手一个新项目时，第一件事就是把这三大目标写在白板上。它们就像三根绳子，牵着你整个后端设计的走向。哪根松了都不行。

先说说目标阻抗。这个概念其实不复杂。你想想看，芯片在工作时，电流是动态变化的。特别是时钟沿到来那一下，成千上万个寄存器同时翻转，电流瞬间飙升。

电流变了，PDN上又有电阻和电感，电压能不波动吗？

目标阻抗就是用来约束这个波动的。它的定义很简单：

Z_target = (VDD × tolerance) / I_transient

其中：

举个例子。假设VDD=0.8V，允许5%的波动，瞬态电流变化10A。那目标阻抗就是：

Z_target = (0.8 × 0.05) / 10 = 0.004 Ω = 4 mΩ

嗯，4毫欧。这个数字很小，对吧？

关键理解：目标阻抗不是直流电阻，而是频域阻抗。从DC到几百MHz，整个频段内PDN的阻抗都要低于这个值。

我在项目中遇到过一件事。有个28nm的芯片，仿真时PDN阻抗在100MHz附近有个尖峰，刚好超过了目标阻抗。当时觉得「就超了一点点，应该没事吧？」结果流片回来，高频模块就是不稳定，偶尔报错。后来加了几个去耦电容才搞定。嗯，从那以后我再也不敢对阻抗尖峰睁一只眼闭一只眼了。

目标阻抗是手段，电源噪声容限才是目的。

说白了，芯片里的每个标准单元、每个IP，都对供电电压有个容忍范围。比如一个单元要求0.8V ± 5%，那它的噪声容限就是40mV。

这40mV怎么分配？我一般这样分：

你可能会问：「为啥IR Drop占这么多？」

原因很简单。IR Drop是静态的，你可以在布局布线阶段通过加宽电源线、增加电源环来改善。但L di/dt是动态的，跟时钟频率、翻转率都有关系，更难控制。所以我会把更多的预算留给动态噪声。

我的经验：做PDN规划时，先算清楚每个模块的噪声预算。比如CPU核给你50mV预算，你IR Drop用了30mV，那留给动态噪声的就只有20mV了。这20mV够不够？不够就得回去改电源网络。

好了，前两个目标讲完了。现在问题来了——你想让PDN阻抗低、噪声小，那就得多铺金属、多用去耦电容。但芯片面积就那么大，每多一层金属、每多一个电容，都是成本。

这就是功耗与面积的权衡。我画个图帮你理解：

这张图我想表达的是：三个目标就像三角形的三个顶点。你往一个方向走，另外两个方向就会受影响。

举个例子。我之前做过一个AI芯片，功耗要求特别严。为了降低IR Drop，我把电源环从20μm加宽到40μm。结果呢？IR Drop降了30%，但芯片面积大了5%。客户一看面积报告，直接问能不能再压一压。

后来怎么解决的？我用了多层电源网络。顶层用厚金属走大电流，底层用薄金属做局部供电。这样既保证了低阻抗，又没增加太多面积。

注意：不要为了追求极致的PDN性能而盲目增加面积。每增加1%的面积，成本可能增加2%-3%。特别是先进工艺，光罩成本动辄几百万美元，面积就是钱。

说了这么多理论，咱们聊聊实际操作。我一般按这个步骤来：

这里有个小技巧。做早期规划时，我会先做一个粗略的PDN模型。用Excel或者简单的脚本算一下，大概需要多少层金属、多宽的电源线。这样到了布局布线阶段，心里就有底了。

避坑指南：我曾经在一个项目里，前期PDN规划做得太粗，结果到了布线阶段发现电源线太密，信号线根本走不通。最后不得不重做floorplan，浪费了两周时间。所以我的建议是——早期规划宁可多花两天，也别省。

好了，这一章的内容就这些。记住三个关键词：目标阻抗、噪声容限、面积权衡。它们是PDN设计的基石，也是你后续所有工作的出发点。

可可精品资料库