01
PDN设计概述
什么是PDN，为什么PDN设计如此重要，PDN设计面临的挑战（电压降、电流密度、噪声）。
基础概念
02
工艺节点对PDN的影响
先进工艺（7nm/5nm/3nm）下的IR Drop加剧现象，金属层电阻变化，通孔电阻影响。
工艺IR Drop
03
电源网格（Power Grid）基础
电源网格的拓扑结构，网格间距与线宽的选择，顶层与底层的网格策略。
网格拓扑
04
电源地（VDD/VSS）规划
全局电源地网络的层次化设计，PAD与IO ring的电源分配，核心区域与IO区域的隔离。
规划VDD/VSS
05
IR Drop分析基础
静态IR Drop与动态IR Drop的区别，分析流程（抽取、仿真、报告），关键参数（R、C、电流源）。
分析IR Drop
06
IR Drop的Sign-off标准
平均IR Drop与峰值IR Drop的容忍度，不同工艺节点的标准差异，温度与工艺角的影响。
签核标准
07
电流密度（EM）分析
电迁移（EM）的物理机制，电流密度上限（Jmax），AC与DC电流的EM效应差异。
EM电流密度
08
EM的Sign-off与修复
EM违反的常见场景，加宽走线、增加通孔、调整网格的修复方法，EM与IR Drop的trade-off。
修复EM
09
去耦电容（Decap）原理
Decap的作用机制，寄生电容与MOS电容的区别，Decap的放置策略。
Decap电容
10
Decap的选型与集成
不同工艺下的Decap单元库，Decap的漏电与面积权衡，片上Decap与片外Decap的配合。
选型集成
11
PDN建模方法
RLC等效电路模型，分布式模型与集总模型的适用场景，频率相关的阻抗建模。
建模RLC
12
PDN阻抗（Z(f)）分析
目标阻抗（Ztarget）的定义，阻抗曲线的谐振点分析，降低峰值阻抗的方法。
阻抗Z(f)
13
封装与PCB对PDN的影响
封装寄生参数（RLC），PCB电源层与地层设计，片外Decap的放置与优化。
封装PCB
14
电源完整性（PI）仿真流程
从芯片到系统的全链路PI仿真，仿真工具链介绍（RedHawk, Voltus, Sigrity），仿真精度与速度的平衡。
PI仿真
15
动态IR Drop仿真
动态电流波形生成，仿真时间窗口选择，动态IR Drop的热点定位。
动态IR Drop
16
静态IR Drop仿真
平均电流密度法，静态IR Drop的快速评估，静态与动态结果的关联。
静态评估
17
电源网格的优化策略
非均匀网格设计，自适应网格调整，基于IR Drop热点的局部加固。
优化网格
18
多层金属的PDN分配
顶层厚金属（AP/UB）用于长距离供电，中间层金属用于网格分布，底层金属用于局部连接。
多层金属
19
通孔（Via）的优化
通孔阵列设计，通孔电阻与电流承载能力，通孔与金属层的匹配规则。
通孔Via
20
低功耗PDN设计
多电压域（Multi-VDD）的PDN隔离，电源门控（Power Gating）的PDN设计，动态电压频率调整（DVFS）对PDN的要求。
低功耗DVFS
21
电源门控（PG）的PDN实现
Header/Footer开关设计，虚拟电源轨（Virtual VDD/VSS）的分布，唤醒电流的冲击管理。
PG门控
22
多电压域（Multi-VDD）的PDN规划
电压域划分原则，电平转换器（Level Shifter）的放置，跨域供电的噪声隔离。
多电压隔离
23
PDN的物理实现（Placement & Routing）
电源网格的自动生成（PG Synthesis），电源线与信号线的协调，布线资源竞争。
物理实现P&R
24
PDN的验证与签核（Sign-off）
IR Drop与EM的联合签核流程，温度与工艺角的覆盖，Margin的设定。
验证Sign-off
25
PDN设计中的热效应
自热效应（Self-Heating）对EM的影响，温度梯度对IR Drop的影响，热与电的耦合分析。
热效应耦合
26
先进封装（2.5D/3D）的PDN挑战
中介层（Interposer）的PDN设计，硅通孔（TSV）的电流密度，微凸点（Micro-bump）的电阻。
先进封装TSV
27
芯片-封装-系统协同设计
芯片PDN与封装PDN的阻抗匹配，协同仿真流程，系统级PI优化。
协同系统
28
PDN设计中的常见误区
过度设计导致的面积浪费，忽略动态效应，Decap放置不当。
误区经验
29
PDN设计案例分析
一个28nm芯片的PDN设计复盘，一个7nm芯片的IR Drop修复案例，一个3D封装PDN的失败教训。
案例实战
30
PDN设计未来趋势
AI辅助PDN优化，新型材料（石墨烯、纳米线）在PDN中的应用，超低电压（Near-threshold）设计的PDN挑战。
趋势前沿