2、工艺节点对PDN的影响：先进工艺（7nm/5nm/3nm）下的IR Drop加剧现象
各位做后端的朋友，咱们今天聊聊工艺节点对PDN的影响。说实话，这个话题我每次跟新人讲的时候，都会先问一个问题：为什么工艺越先进，IR Drop越让人头疼？
答案其实不复杂。你想想看，从28nm一路走到7nm、5nm，甚至3nm，芯片的尺寸在缩小，但功耗密度却在飙升。这就好比把一个大功率的暖气片，硬塞进一个小房间里——热量散不出去，电压也稳不住。
2.1 金属层电阻的变化：越细越“堵”
先进工艺下，金属线的宽度和厚度都在缩水。我习惯用一个比喻：金属层就像城市里的水管。28nm时代的水管是“主管道”，到了7nm，水管变成了“毛细血管”。
金属电阻的变化，主要来自两个物理效应：
- 尺寸效应：线宽变窄，电子在边界上的散射增加，电阻率上升。说白了，就是路变窄了，车流自然堵。
- 晶界散射：金属晶粒尺寸变小，晶界增多，电子每走几步就要“绕路”。
我在一个5nm的项目中遇到过这样的情况：同样的IR Drop预算，28nm下用M1走电源线绰绰有余，到了5nm，M1的方块电阻直接翻了一倍多。结果呢？不得不多用两层金属来分摊电流，面积一下子就上去了。
关键数据对比（典型值，仅供参考）：
| 工艺节点 | M1方块电阻 (mΩ/sq) | 顶层金属方块电阻 (mΩ/sq) |
|---|---|---|
| 28nm | ~80 | ~10 |
| 7nm | ~150 | ~25 |
| 5nm | ~200 | ~35 |
| 3nm | ~280 | ~50 |
看到这个趋势了吗？从28nm到3nm，M1的电阻涨了3倍多。这意味着什么？同样的电流，IR Drop会成倍增加。
2.2 通孔电阻的影响：连接处的“瓶颈”
通孔（Via）是连接不同金属层的“桥梁”。先进工艺下，通孔的尺寸也在缩小，但电流密度却在增加。
我记得有一次做3nm的早期评估，发现一个奇怪的现象：仿真结果显示某条电源路径的IR Drop特别大，但金属线的宽度明明够。查了半天，原来是通孔阵列的排布出了问题——通孔数量不够，电流全挤在几个孔上。
通孔电阻的变化有几个关键点：
- 单孔电阻上升：7nm的通孔电阻大约是28nm的2-3倍。
- 通孔阵列设计：不能只靠增加通孔数量来解决问题，因为通孔之间的间距也有最小规则限制。
- 电流拥挤效应：电流在进入通孔时，会集中在孔的边缘，导致局部电阻进一步增大。
我的个人经验：在5nm及以下节点，我建议通孔阵列的密度至少要比工艺规则允许的最大值低10%-15%。留出余量，不然流片回来你会发现某些角落的电压已经掉到“红线”以下了。
2.3 IR Drop加剧的深层原因
为什么先进工艺下IR Drop会加剧？我总结了三层原因：
- 电阻增加：金属和通孔的电阻都在涨，这是最直接的。
- 电流密度增加：功耗没降多少，但面积小了，单位面积的电流自然变大。
- 动态IR Drop更突出：先进工艺的开关速度更快，电流变化率（di/dt）更大，导致电源网络上的瞬态压降更严重。
嗯，这里要注意一点。很多人只关注静态IR Drop，但实际芯片出问题，十有八九是动态IR Drop搞的鬼。我在一个7nm的AI芯片项目中，静态仿真一切正常，但跑benchmark时，某个模块的电压瞬间掉了15%。查了三天，才发现是时钟树切换时产生的电流尖峰，把局部电源网络给“抽干”了。
避坑指南：我曾经在5nm项目中吃过亏——只做了静态IR Drop分析就签核了。结果呢？芯片在最高频下工作不稳定，降频10%才通过测试。从那以后，我要求团队必须做动态IR Drop仿真，而且激励要覆盖最恶劣的功耗场景。
2.4 知识体系：工艺节点对PDN的影响
下面这张图，是我自己整理的知识框架。它把工艺节点、电阻变化、IR Drop加剧这三者的关系串起来了。
这张图的核心逻辑是：工艺节点演进，直接导致金属电阻和通孔电阻上升，两者共同作用，让IR Drop问题雪上加霜。而IR Drop加剧又会引发电流密度增加、动态效应更突出，最终迫使我们在设计中留出更大的裕量。
说白了，这就是一个恶性循环。但了解这个循环，我们才能有针对性地去优化PDN设计。下一节，我会具体讲讲怎么在先进工艺下“破局”。
小结一下：
- 先进工艺下，金属层电阻和通孔电阻都在涨，这是IR Drop加剧的物理根源。
- 动态IR Drop比静态IR Drop更危险，仿真时千万别偷懒。
- 通孔阵列的设计要留余量，别卡着工艺规则的上限走。
可可精品资料库