3、电源网格（Power Grid）基础：拓扑结构、间距与线宽选择、顶层与底层策略

电源网格，说白了就是芯片的「血管系统」。没有它，再牛的电路也跑不起来。我入行那会儿，第一次做PDN设计，觉得不就是拉几条宽线嘛，结果流片回来IR Drop惨不忍睹。嗯，从那以后，我再也不敢小看这个环节了。

今天咱们聊聊电源网格的三个核心问题：拓扑结构怎么搭、间距和线宽怎么选、顶层和底层策略有什么不同。这些都是我这些年踩坑踩出来的经验，希望能帮你少走弯路。

3.1 电源网格的拓扑结构

电源网格的拓扑，说白了就是金属线怎么排布。常见的结构有这几种：

• 网格型（Grid）：横竖交叉，像渔网一样。这是最经典的结构，供电均匀，IR Drop小。我大部分项目都用这种。
• 梳齿型（Comb）：只有单向走线，像梳子。面积紧张时用，但供电能力弱一些。
• 环型（Ring）：围绕芯片外围走一圈，内部靠分支供电。适合小芯片，或者作为辅助结构。
• 混合型：上面几种组合。比如外围用环型，内部用网格型。大芯片常用。

我个人习惯，主流工艺（28nm及以上）用网格型就够了。到了先进工艺（7nm以下），必须用混合型，因为电流密度太大，单一结构扛不住。

下面这张图，是我自己画的网格型拓扑结构示意，你看一眼就明白了：

3.2 网格间距与线宽的选择

间距和线宽，是PDN设计里最让人头疼的参数。选大了，IR Drop超标；选小了，布线资源不够用。我见过不少新手，一上来就拍脑袋定参数，结果后面改得死去活来。

我的经验是，先算后选。怎么算？看下面这个公式：

IR Drop = I × R
其中：
  I = 该段网格需要承载的电流（从功耗估算来）
  R = 金属线的电阻（R = ρ × L / (W × t)）
  ρ = 金属电阻率
  L = 线长
  W = 线宽
  t = 金属厚度

你想想看，线宽W越大，电阻R越小，IR Drop就越小。但线宽大了，间距就得大，网格就稀疏了。这是个矛盾。

我一般遵循这个经验法则：

工艺节点	推荐线宽（μm）	推荐间距（μm）	备注
28nm及以上	1.0 - 3.0	10 - 30	宽松工艺，线宽可以大一些
16nm - 7nm	0.5 - 1.5	5 - 15	密度要求高，线宽不能太大
5nm及以下	0.2 - 0.8	2 - 8	先进工艺，必须用多层网格分担

3.3 顶层与底层的网格策略

顶层和底层，在PDN里的角色完全不同。我刚开始做设计时，以为上下层一样处理就行，结果吃了大亏。

顶层（Top Metal）：

• 通常用厚金属，电阻小，适合长距离传输电流。
• 我建议顶层网格间距可以大一些（比如30-50μm），因为顶层主要做全局供电，不需要太密。
• 但线宽要足够宽，我一般取工艺允许的最大值。为什么？因为顶层电流最大，IR Drop最容易在这里出问题。

底层（Bottom Metal）：

• 通常用薄金属，电阻大，但离标准单元近，供电直接。
• 底层网格必须密！间距我一般取5-10μm，确保每个标准单元都能就近取电。
• 线宽不能太大，否则影响单元内部的走线。我一般取工艺最小线宽的2-3倍。

这里有个对比表，你一看就明白：

参数	顶层网格	底层网格
金属厚度	厚（低电阻）	薄（高电阻）
线宽	宽（最大允许值）	窄（最小线宽2-3倍）
间距	大（30-50μm）	小（5-10μm）
主要作用	全局供电，长距离传输	局部供电，直接给标准单元
Via密度要求	高（必须密集）	中（但也不能太少）

说白了，顶层是「高速公路」，负责把电流从焊盘送到芯片各处；底层是「社区小路」，负责把电流送到每个单元门口。两者配合好了，PDN才能稳定工作。