VIP20

本课程属于：009-FPGA高速收发器 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

高速SerDes系统架构与链路验证

📚 共计 30 章节

高速收发器概述

什么是高速收发器 · 应用场景（数据中心、5G、AI集群）· 技术演进路线

物理层基础

SerDes基本原理 · PCS与PMA分层 · 时钟数据恢复CDR

电气特性与信号完整性

差分/共模信号 · 眼图分析 · 抖动分类与测量

编码与解码技术

8B/10B · 64B/66B · 前向纠错FEC基础

时钟架构与同步

锁相环PLL · 时钟树设计 · 多通道同步策略

通道绑定与对齐

Channel Bonding · Deskew技术 · 多通道对齐

预加重与均衡技术

发送预加重 · 接收CTLE · DFE均衡器

链路训练与状态机

链路初始化 · 自动协商 · LTSSM详解

状态机训练

协议层接口

PIPE · Avalon‑ST / AXI‑Stream · Native PHY

动态重配置

动态重配置原理 · 改变速率/协议 · 重配置接口

重配置动态

功耗模型 · 低功耗模式 · 电源域划分

低功耗电源

测试与调试

BIST · 环回测试 · 误码率BER测试

PCB设计要点

高速PCB材料 · 阻抗控制 · 过孔/走线优化

参考时钟设计

参考时钟抖动 · 时钟分配 · 抖动清洁

多速率设计

多速率架构 · 速率切换 · 跨时钟域处理

PCIe · 以太网 · CPRI/OBSAI适配

确定性延迟

确定性延迟概念 · 测量方法 · 低延迟设计

延迟确定性

多芯片同步

多芯片架构 · SYSREF/SYNC · 确定性延迟

热设计考虑

热阻模型 · 散热方案 · 温度监控

可靠性设计

ESD保护 · 电源时序 · 冗余设计

FPGA收发器架构 · 硬核/软核 · 资源优化

SerDes设计挑战 · 工艺节点 · IP集成

仿真与验证

行为模型 · 协同仿真 · 验证覆盖率

一致性测试

协议一致性 · 电气合规 · 测试设备

一致性合规

常见故障 · 调试方法论 · 逻辑分析仪

系统级设计

背板设计 · 连接器选型 · 系统SI

112G PAM4 · 光电融合 · Chiplet互连

设计案例1：25Gbps以太网

25G以太网收发器设计实战

实战以太网

设计案例2：PCIe Gen5

PCIe Gen5收发器设计实战

设计案例3：JESD204B ADC接口

JESD204B高速ADC接口设计实战