一、高速收发器概述：什么是高速收发器、应用场景与技术演进
大家好，我是你们的FPGA设计讲师。今天咱们聊聊高速收发器——这个在数字世界里负责“跑得快、传得远”的核心模块。
说实话，我第一次接触高速收发器是在一个数据中心项目里。当时板子上的信号速率从几百兆一下子跳到10Gbps，我盯着眼图看了半天，心里直打鼓：“这玩意儿真能稳定工作？”后来踩了不少坑，才慢慢摸清了它的脾气。
1.1 什么是高速收发器？
高速收发器，说白了就是FPGA芯片内部集成的高速串行通信接口。它能把并行数据转换成高速串行信号发出去，也能把收到的串行信号转回并行数据。
你想想看，传统的并行总线（比如LVDS）速率做到1Gbps就已经很吃力了。而高速收发器动辄10Gbps、25Gbps，甚至最新的能跑到112Gbps。为什么能这么快？因为它用了差分信号、时钟数据恢复（CDR）、预加重/均衡等一系列技术。
核心组成：
- 发送端（TX）： 并串转换、预加重、输出驱动器
- 接收端（RX）： 输入均衡器、时钟数据恢复（CDR）、串并转换
- 物理编码子层（PCS）： 8B/10B编码、64B/66B编码、扰码、通道绑定
- 物理介质附加子层（PMA）： 模拟前端、锁相环（PLL）、时钟管理
嗯，这里要注意：不同厂商的叫法可能不一样。Xilinx叫它GTH/GTY，Intel叫它Transceiver，但本质都是一回事。
1.2 应用场景：哪里需要高速收发器？
高速收发器不是实验室里的摆设，它在真实世界里到处都是。我挑三个最典型的场景说说。
数据中心
数据中心里，服务器之间、交换机之间、存储设备之间，全是高速链路。我记得有个项目，客户要求用FPGA做100G以太网流量转发。当时用的是4路25Gbps收发器，配合MAC和PCS层逻辑，硬是把线速转发做出来了。
- 典型速率： 10Gbps、25Gbps、100Gbps（4×25G或10×10G）
- 协议： 10G/25G/100G Ethernet、InfiniBand、PCIe
- 挑战： 信号完整性、功耗控制、时钟同步
5G通信
5G基站的前传、中传、回传，都需要高速接口。CPRI/eCPRI协议跑在10Gbps甚至25Gbps链路上。我曾经调试过一个5G前传项目，收发器工作在24.33Gbps，眼图余量只有5%。那段时间天天跟IBERT（集成误码率测试仪）打交道。
- 典型速率： 9.8Gbps、24.33Gbps
- 协议： CPRI、eCPRI、JESD204B
- 挑战： 低延迟、高可靠性、多通道同步
AI集群
AI训练集群里，GPU和GPU之间、GPU和FPGA加速卡之间，需要超高带宽互联。NVIDIA的NVLink、AMD的Infinity Fabric，本质上都是高速串行链路。我参与过一个AI推理加速项目，用FPGA做模型部署，通过8路25Gbps收发器跟GPU通信，带宽刚好够用。
- 典型速率： 25Gbps、50Gbps、112Gbps
- 协议： CXL、CCIX、自定义协议
- 挑战： 超低延迟、带宽密度、功耗效率
1.3 技术演进路线：从千兆到百吉
高速收发器的发展，说白了就是跟摩尔定律赛跑。我入行那会儿，主流还是3.125Gbps的RocketIO。现在呢？112Gbps的PAM4收发器已经量产了。
| 时代 | 典型速率 | 编码方式 | 代表器件 |
|---|---|---|---|
| 2000年代 | 1.25Gbps - 3.125Gbps | 8B/10B | Xilinx RocketIO |
| 2010年代 | 6.6Gbps - 12.5Gbps | 8B/10B、64B/66B | Xilinx GTH、Intel Arria 10 |
| 2015年代 | 25Gbps - 28Gbps | 64B/66B、RS-FEC | Xilinx GTY、Intel Stratix 10 |
| 2020年代 | 56Gbps - 112Gbps | PAM4、RS-FEC | Xilinx GTM、Intel Agilex 7 |
这里有个关键转折点：从NRZ（不归零码）到PAM4（四电平脉冲幅度调制）。NRZ只能传1比特/符号，PAM4能传2比特/符号。但代价是信噪比要求更高，需要更复杂的均衡和FEC（前向纠错）。
个人经验： 我曾经在56Gbps PAM4项目上栽过跟头。当时没注意PCB走线的阻抗连续性，结果眼图完全闭合。后来加了CTLE（连续时间线性均衡器）和DFE（判决反馈均衡器），才把误码率降到1e-15以下。所以啊，高速设计里，信号完整性永远是第一位的。
避坑指南： 别以为用了PAM4就万事大吉。PAM4对时钟抖动更敏感，对电源噪声也更敏感。我曾经因为一个DC-DC模块的开关噪声耦合到收发器电源上，导致链路间歇性断连。排查了整整三天才找到原因。
1.4 知识体系总览
下面这张图，是我自己总结的高速收发器知识体系。你把它记在心里，后面每个章节都会围绕这些点展开。
这张图把高速收发器的核心知识点串起来了。从底层的PMA/PCS架构，到上层的协议和应用，再到贯穿始终的信号完整性技术。后面每个章节，我都会围绕这些点展开。
好了，这一章就到这里。记住一句话：高速收发器不是黑魔法，它是有章可循的。只要你理解了它的工作原理，掌握了调试方法，再高的速率也能搞定。