VIP20

本课程属于：009-FPGA高速收发器 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

从零搭建收发器硬件加速系统

📚 共计 30 章节

收发器硬件加速系统概述

什么是收发器 · 硬件加速概念 · 系统架构总览 · 应用场景分析

开发环境搭建

Vivado/Quartus安装 · 仿真工具配置 · Git初始化 · 项目目录结构

数字逻辑基础回顾

组合与时序逻辑 · 同步设计 · 时钟域与复位 · 亚稳态处理

硬件描述语言基础 (Verilog/VHDL)

模块化设计 · 数据类型 · always/process块 · assign语句

有限状态机(FSM)设计

Moore/Mealy · 状态编码 · 三段式写法 · 优化技巧

收发器核心模块设计

PCS/PMA层 · 8B/10B编解码 · SerDes接口 · CDR基础

收发器高速

高速接口设计基础

差分信号 · 阻抗匹配 · 眼图与抖动 · 预加重/均衡

数据链路层协议实现

MAC帧结构 · CRC并行化 · 流量控制 · 错误重传

硬件加速器架构设计

流水线 · 并行处理 · 数据/控制通路 · AXI-Lite配置

乒乓Buffer与异步FIFO设计

双端口RAM · 格雷码同步 · 空满标志 · 深度计算

DMA引擎设计

描述符链 · 分散-聚集 · 中断机制 · 预取与缓存

数据包处理加速

包头解析 · 规则匹配 · 哈希查找 · 流表缓存

加密与校验加速

AES-GCM硬件 · CRC引擎复用 · SHA-256加速器

时序分析与约束

建立/保持时间 · 时序路径 · XDC/SDC · 时序收敛

仿真验证方法学

Testbench · 自检环境 · 覆盖率驱动 · UVM基础

硬件调试技术

ChipScope/SignalTap · ILA/VIO · 触发条件 · 波形分析

性能评估与优化

吞吐量 · 延迟 · 资源利用率 · 功耗优化

多通道收发器设计

通道绑定 · 偏移校正 · 同步机制 · 带宽聚合

多通道同步

协议栈硬件卸载

TCP/IP卸载(TOE) · UDP加速 · RoCE简介

动态重配置技术

部分重配置(PR) · 重配置控制器 · 动态参数更新

系统集成与验证

IP核集成 · 系统级仿真 · HIL测试 · 性能基准

高级综合(HLS)应用

HLS流程 · C/C++转RTL · pipeline/unroll · 接口综合

基于FPGA的SoC设计

Zynq/Versal · ARM+FPGA通信 · AXI总线 · 软硬件划分

RTOS在加速器中的应用

FreeRTOS移植 · 任务调度 · 中断管理 · 驱动开发

机器学习在硬件加速中的应用

CNN加速器 · 量化定点 · 权重存储 · 推理引擎

安全与可靠性设计

安全启动 · 比特流加密 · 防篡改 · ECC · TMR

安全可靠性

测试与可测性设计(DFT)

扫描链 · JTAG · BIST · 故障注入测试

项目实战：简易以太网收发器

需求分析 · 模块划分 · 编码仿真 · 板级调试

实战以太网

项目实战：高速数据采集加速器

ADC接口 · 数据预处理 · DDR4缓存 · PCIe传输

前沿技术展望

Chiplet · OpenFPGA · RISC-V加速 · 量子计算交集