3. 数字逻辑基础回顾：组合逻辑与时序逻辑、同步设计原则、时钟域与复位策略、亚稳态及其处理
好，咱们正式开始搭建收发器之前，我得先带你把这些数字逻辑的底子夯实一下。别嫌我啰嗦，这些基础要是没打牢，后面调试起来真的会让人崩溃。我自己就吃过不少亏，所以这一节咱们好好捋一捋。
3.1 组合逻辑与时序逻辑：硬件的“肌肉”和“记忆”
说白了，数字电路就干两件事：算东西和记东西。
- 组合逻辑：就是纯算。输入一变，输出立马跟着变，没有记忆功能。比如一个加法器、一个多路选择器。它就像你的肌肉，反应快，但记不住事儿。
- 时序逻辑：就是靠时钟来记。输出不仅看当前输入，还得看之前的状态。比如一个D触发器、一个计数器。它就像你的大脑，能记住过去，但得有个节拍（时钟）来指挥。
我刚开始做设计时，总喜欢把组合逻辑和时序逻辑混在一起写。结果呢？时序分析一塌糊涂，跑出来的波形跟鬼画符一样。后来我学乖了，记住一个原则：组合逻辑负责运算，时序逻辑负责寄存。代码里，always块里用非阻塞赋值（<=）的就是时序逻辑，用阻塞赋值（=）的就是组合逻辑。千万别搞混。
核心区别速览
| 特性 | 组合逻辑 | 时序逻辑 |
|---|---|---|
| 记忆能力 | 无 | 有（靠时钟沿） |
| 输出更新 | 输入变化立即更新 | 时钟沿到来时更新 |
| 典型电路 | 与门、加法器、译码器 | D触发器、计数器、状态机 |
| Verilog写法 | assign 或 always @(*) | always @(posedge clk) |
3.2 同步设计原则：别让你的电路“自由发挥”
什么是同步设计？就是整个系统都听一个时钟的指挥。所有时序逻辑的触发，都发生在同一个时钟沿上。这样做的好处是啥？可预测、易分析、好调试。
你想想看，如果每个模块都用自己的节奏，那整个系统不就乱套了吗？就像一支乐队，有人按鼓点敲，有人随心所欲，那演奏出来的只能是噪音。
我见过不少新手，为了省几个触发器，喜欢在组合逻辑里产生时钟，或者用门控时钟。嗯，这里要注意，门控时钟是万恶之源。它会产生毛刺、导致时序违例，甚至让整个芯片功能失效。我曾经在一个项目里接手过这样的代码，查了整整三天才定位到问题，从那以后，我再也不敢用门控时钟了。
我的个人习惯：所有时钟都从PLL或MMCM出来，经过全局时钟网络（BUFG）再送到各个模块。复位信号也一样，经过同步处理后，再送到各个触发器的复位端。这样能最大程度保证设计的可靠性。
3.3 时钟域与复位策略：跨界的艺术
一个复杂的收发器系统，不可能只有一个时钟。比如，高速串行数据用的是一个时钟，基带处理用的是另一个时钟。这就引出了跨时钟域（CDC）的问题。
跨时钟域最怕什么？亚稳态。一个信号从一个时钟域跑到另一个时钟域，如果采样时机不对，就会进入一个既不是0也不是1的中间状态，这就是亚稳态。它可能让后续的逻辑判断出错，甚至导致系统死机。
怎么处理？最经典的方法就是打两拍（双级触发器同步）。说白了，就是用两个触发器串联，让信号在目标时钟域里稳定下来。
// 跨时钟域同步器（打两拍）
reg sync_reg1, sync_reg2;
always @(posedge clk_dst or posedge rst) begin
if (rst) begin
sync_reg1 <= 1'b0;
sync_reg2 <= 1'b0;
end else begin
sync_reg1 <= data_from_clk_src;
sync_reg2 <= sync_reg1;
end
end
assign data_to_clk_dst = sync_reg2;注意，这个方法只适用于单比特信号。如果是多比特总线，就得用异步FIFO或者握手协议了。我曾在项目里见过有人用打两拍来处理8位数据总线，结果数据经常错位，调试起来那叫一个痛苦。
再说说复位策略。我推荐使用异步复位、同步释放的方式。为什么？因为异步复位能保证复位信号立即生效，而同步释放能避免复位撤销时产生亚稳态。
避坑指南：我曾经在一个项目中，所有触发器都用的是异步复位。结果复位信号上有个毛刺，导致部分寄存器被意外复位，整个系统状态全乱了。从那以后，我坚持使用“异步复位、同步释放”的电路结构，再也没出过类似问题。
3.4 亚稳态及其处理：硬件的“薛定谔的猫”
亚稳态，说白了就是触发器在采样时，输入信号正好在变化，导致输出既不是0也不是1，而是处于一个不确定的中间状态。这个状态会持续一段时间，然后随机稳定到0或1。如果这个不稳定状态被后续逻辑采到，就会传播错误。
为什么会这样？因为触发器的建立时间和保持时间没有被满足。建立时间（Tsu）是时钟沿到来前数据必须稳定的时间，保持时间（Th）是时钟沿到来后数据必须稳定的时间。如果数据在这段时间内变化，触发器就会“不知所措”。
处理亚稳态，除了前面说的打两拍，还有几个原则：
- 降低时钟频率：频率越低，建立时间和保持时间的裕量越大。
- 使用更快的触发器：比如选择具有更小Tsu和Th的工艺库。
- 增加同步级数：对于极高速的跨时钟域，打两拍不够，可以打三拍甚至四拍。
- 避免异步输入直接驱动组合逻辑：异步信号进来，先同步，再使用。
我记得有一次调试一个千兆以太网收发器，数据偶尔会出错。我怀疑是跨时钟域的问题，但打两拍已经用了。后来我用示波器抓了时钟和数据，发现数据变化正好落在时钟沿附近。我调整了PCB走线，让数据路径稍微延迟了一点，问题就解决了。你看，有时候硬件问题还得靠物理手段来解决。
3.5 本章知识体系：一张图看懂
下面这张图，是我自己总结的数字逻辑基础核心框架。你把它记住了，后面学收发器就会轻松很多。
好了，这一节的内容就这些。记住，数字逻辑是硬件加速的基石，基础不牢，地动山摇。下一节咱们就要开始真正搭建收发器的数据通路了，到时候这些知识都会用上。
可可精品资料库