01
FPGA图像加速概述
图像处理基础概念 · FPGA优势 · 典型应用场景
入门概念
02
硬件开发环境搭建
Vivado/Vitis安装 · 开发板选型 · ModelSim/Questa
环境工具
03
Verilog基础与图像数据流
语法速览 · 模块化 · 像素时钟/行场同步描述
Verilog数据流
04
图像采集接口设计
OV5640/MT9V034配置 · DVP时序 · MIPI CSI-2简介
摄像头I2C
05
DDR3/DDR4存储控制器
MIG IP核 · AXI4读写 · Ping-Pong帧缓存
DDRMIG
06
图像预处理IP设计
RGB2YUV/Gray · 直方图均衡 · Gamma校正流水线
预处理流水线
07
图像滤波算法加速
均值/高斯/中值滤波 · 滑动窗口 · Line Buffer优化
滤波窗口
08
边缘检测算子加速
Sobel/Canny · 梯度计算 · 双阈值流水线
边缘Sobel
09
形态学运算加速
腐蚀/膨胀 · 开闭运算 · 结构元素可配置
形态学可配置
10
图像缩放引擎
双线性/最近邻插值 · 行缓存架构 · 动态系数
缩放插值
11
视频时序生成与显示驱动
VGA/HDMI时序 · TMDS编码 · PLL像素时钟
显示HDMI
12
图像旋转与仿射变换
坐标映射 · 双线性插值旋转 · BRAM查找表
旋转仿射
13
帧率提升与去隔行
运动自适应去隔行 · FRC倍频 · DDR帧缓存
帧率去隔行
14
图像拼接与融合
多摄像头拼接 · SIFT/ORB简介 · 权重融合
拼接融合
15
目标检测加速(一)
滑动窗口卷积 · Line Buffer加速器 · ReLU/池化
检测卷积
16
目标检测加速(二)
YOLO/Tiny YOLO · 量化定点化 · FPGA部署
YOLO部署
17
图像压缩IP设计
JPEG标准 · DCT量化 · Huffman查表法
压缩JPEG
18
AXI4-Stream总线与DMA
AXI4-Stream协议 · VDMA配置 · 图像数据搬运
总线DMA
19
多路视频切换与叠加
OSD实现 · 无缝切换 · Alpha Blending叠加
切换叠加
20
图像质量评估模块
PSNR/SSIM硬件计算 · 实时监测 · 调试工具
质量PSNR
21
时序约束与静态时序分析
create_clock/set_delay · CDC同步 · 时序报告
时序约束
22
资源优化与功耗管理
LUT/FF/DSP优化 · 时钟门控 · 功耗分析
优化功耗
23
仿真验证方法论
Testbench规范 · 覆盖率驱动 · SVA断言
仿真验证
24
HLS高阶综合加速
Vitis HLS流程 · PIPELINE/UNROLL · HLS与RTL协同
HLSC++
25
Pynq框架与Python加速
Pynq开发板 · Overlay设计 · Python调用FPGA
PynqPython
26
实时视频处理系统集成
摄像头到显示器链路 · 系统调试 · 瓶颈分析
集成实时
27
工业视觉案例
AOI检测 · 线阵相机接口 · 实时缺陷检测
工业AOI
28
医疗影像案例
内窥镜增强 · 实时超声 · 低延迟传输
医疗超声
29
汽车电子案例
环视系统AVM · 车道线检测 · ADAS应用
汽车ADAS
30
课程总结与未来展望
FPGA+GPU+CPU异构 · RISC-V融合 · 技术趋势
总结趋势