VIP20

本课程属于：008-FPGA图像加速 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

DDR读写与图像缓存实战

📚 共计 30 章节

DDR在图像处理中的地位 · 课程目标与学习路径 · 所需软硬件环境介绍

导论图像处理

DDR基础概念

SDRAM vs DDR · 存储阵列与Bank结构 · 突发传输与预取机制

DDR接口协议

命令总线（CS、RAS、CAS、WE）· 地址复用技术 · 读写时序图解析

DDR初始化流程

上电顺序 · 加载模式寄存器（MR）· ZQ校准与ODT配置

初始化配置

DDR控制器架构

用户接口与物理层分离 · AXI4协议简介 · 命令调度器的作用

读写命令调度

行激活与预充电 · 读写命令优先级 · Bank管理与页策略

时序参数详解

CL、tRCD、tRP、tRAS、tRC · 如何影响带宽

DDR带宽计算

理论带宽 vs 实际带宽 · 效率影响因素 · 实测方法

图像缓存需求分析

帧缓存大小计算 · 带宽需求估算 · 多缓冲机制

帧缓存架构

单缓冲、双缓冲、三缓冲的优缺点与适用场景

图像数据格式

RGB、YUV、Bayer格式在DDR中的存储方式

地址映射策略

线性映射、Tile映射、Z-order映射 · 哪种更适合图像？

AXI4总线实战

读地址通道、读数据通道、写地址通道、写数据通道握手时序

AXI4突发传输

固定地址突发、增量突发、Wrap突发在图像中的应用

写缓存设计

写合并、写缓冲深度选择、写响应处理

写缓存设计

读缓存设计

预取机制、读缓冲深度、乱序返回处理

读缓存预取

跨时钟域处理

DDR时钟域与图像时钟域的同步 · 异步FIFO设计要点

图像行缓存Line Buffer

Line Buffer的作用 · 双口RAM实现 · 行同步信号处理

行缓存LineBuffer

二维DMA设计

从DDR中读取图像块 · 行列步长设置 · 链式传输

图像旋转与镜像

利用DDR地址映射实现90度旋转 · 水平/垂直镜像

图像缩放中的DDR访问

双线性插值的DDR访问模式 · 缓存优化策略

视频时序生成

VESA标准时序 · 行场同步信号 · DE信号与DDR读请求的配合

带宽优化技巧

Bank交错 · 命令重排序 · 数据掩码（DM）的使用

低功耗设计

DDR自刷新 · 电源管理 · 时钟门控

低功耗自刷新

调试与验证

使用ILA抓取DDR接口波形 · 常见时序违规分析

仿真环境搭建

DDR3/4模型选择 · Testbench结构 · 激励生成

仿真Testbench

FPGA原型验证

MIG核配置 · 管脚约束 · 时序收敛技巧

性能测试方法

带宽测试 · 延迟测试 · 图像质量评估

常见问题与避坑

数据损坏 · 地址越界 · 时序不收敛 · 带宽不足

综合项目实战

从零搭建一个1080p@60fps图像采集显示系统