01
DDR基础扫盲
DDR是什么？从SDR到DDR5的发展脉络，双倍速率与预取架构。
概念发展史
02
DDR硬件接口信号
DQ、DQS、CK、CMD/ADDR、CS、RAS/CAS/WE，功能与电气特性。
引脚电气
03
DDR初始化流程
上电时序、复位、MRS模式寄存器配置、ZQ校准，完整初始化序列。
上电MRS
04
读操作时序
读命令发出、CAS延迟(CL)、读数据返回、读DQS与数据对齐。
CLDQS
05
写操作时序
写命令发出、写延迟(CWL)、DQS与数据关系、写数据掩码(DM)。
CWLDM
06
突发长度与突发类型
BL8、BC4、顺序与交错突发，对带宽的影响。
BL8BC4
07
行列地址映射
Bank、Row、Column寻址逻辑，地址线与存储单元对应关系。
BankRow
08
预充电与激活操作
ACTIVATE、PRECHARGE命令，行有效与行关闭的时序开销。
tRPtRCD
09
刷新机制
REF命令、自动刷新与自刷新、tREFI，刷新对带宽的损耗。
tREFI自刷新
10
ODT（片上端接）
ODT的作用、阻抗配置、对信号完整性的改善。
信号完整性阻抗
11
DDR时序参数详解（上）
CL、tRCD、tRP、tRAS，这些参数如何影响读写延迟。
CLtRAS
12
DDR时序参数详解（下）
tRC、tRFC、tWR、tWTR、tFAW，更深层的时序约束。
tRFCtFAW
13
读写转换与总线周转
读-写切换、写-读切换、数据总线忙闲比，减少切换开销。
总线周转效率
14
Bank Group与并行访问
Bank Group概念、多Bank并行，利用Bank级并行提升带宽。
Bank Group并行
15
DDR控制器架构
控制器内部模块（调度器、PHY接口、命令队列），设计权衡。
调度器PHY
16
命令调度策略
先到先服务、优先级调度、Bank级调度，对带宽的影响。
调度QoS
17
读写合并与重排序
合并相邻地址请求、重排序以最大化带宽利用率。
合并重排序
18
数据掩码与部分写入
DM信号使用场景、Read-Modify-Write、部分写入的代价。
DMRMW
19
DDR带宽计算公式
理论带宽=时钟频率×数据位宽×2，实际带宽与效率因子。
公式效率
20
带宽利用率分析
影响利用率的因素（命令开销、刷新、Bank冲突），如何测量。
利用率测量
21
时序图解读
学会看DDR时序图，理解tCK、tDQSCK、tDQSQ等关键波形参数。
波形tDQSCK
22
信号完整性基础
反射、串扰、振铃对DDR时序的影响，PCB布线基本要求。
反射串扰
23
眼图与裕量分析
眼图怎么看？建立时间裕量与保持时间裕量的计算。
眼图裕量
24
DDR功耗分析
工作电流与待机电流、VDD/VDDQ供电、功耗优化技巧。
功耗VDDQ
25
DDR频率与电压调节
降频降压对时序的影响，动态频率调节的可行性。
DVFS时序
26
DDR4 vs DDR5关键差异
DDR5新特性（Bank Group翻倍、PMIC、ECC），迁移注意事项。
DDR5PMIC
27
LPDDR与DDR的区别
LPDDR低功耗设计、接口差异、应用场景（手机 vs 服务器）。
LPDDR低功耗
28
DDR验证与测试
逻辑分析仪抓取DDR波形、编写测试序列、常见故障排查。
测试逻辑分析仪
29
实战案例：DDR带宽优化（一）
分析实际系统的DDR带宽瓶颈，提出优化方案。
实战瓶颈
30
实战案例：DDR带宽优化（二）
调整调度策略与Bank映射，提升带宽20%的完整过程。
优化Bank映射