01
时序收敛基础
什么是时序收敛？为什么它对图像加速如此重要？建立时间与保持时间的概念。
基础建立/保持
02
时序分析工具入门
Vivado时序报告解读，如何快速定位关键路径。
Vivado报告
03
时钟约束的艺术
主时钟、生成时钟、虚拟时钟的约束方法，时钟不确定性设置。
时钟约束
04
输入输出延迟约束
set_input_delay/set_output_delay的正确设置，与外部芯片接口的时序匹配。
I/O接口
05
多周期路径约束
set_multicycle_path的使用场景，在图像流水线中的应用。
多周期流水线
06
伪路径约束
set_false_path的正确用法，避免误用导致功能错误。
伪路径安全
07
最大延迟/最小延迟约束
set_max_delay/set_min_delay在跨时钟域中的应用。
跨时钟延迟
08
时钟域交叉(CDC)处理
同步器设计、FIFO深度计算、异步复位同步释放。
CDCFIFO
09
流水线设计技巧
如何插入寄存器打破长路径，图像处理中的流水线平衡。
流水线寄存器
10
寄存器平衡与重定时
Retiming技术原理，在图像滤波器中的实战应用。
Retiming平衡
11
逻辑复制与扇出控制
高扇出信号的复制策略，时钟使能信号的扇出优化。
扇出复制
12
资源布局与布线优化
Pblock约束、物理综合选项、布局密度控制。
布局Pblock
13
综合选项调优
retiming、keep_hierarchy、flatten_hierarchy等综合策略。
综合策略
14
关键路径重写
如何通过修改RTL代码打破时序瓶颈，图像算法中的代码重构。
RTL重构
15
状态机编码优化
one-hot vs binary编码，状态机拆分与并行化。
状态机编码
16
存储器接口时序
BRAM/URAM的时序优化，读写使能信号的时序处理。
BRAMURAM
17
DSP Slice高效使用
DSP48E2的流水线配置，乘加运算的时序优化。
DSP乘加
18
图像行缓存设计
Line Buffer的时序优化，双端口RAM的读写冲突避免。
Line Buffer双口RAM
19
图像缩放模块时序
双线性插值的流水线实现，系数存储的时序考量。
缩放插值
20
卷积加速器时序
3x3/5x5卷积核的并行计算与流水线设计。
卷积并行
21
直方图均衡化时序
统计模块与映射模块的时序分离，乒乓操作的应用。
直方图乒乓
22
边缘检测加速
Sobel/Canny算子的时序优化，梯度计算的流水线。
边缘检测Sobel
23
色彩空间转换
RGB2YUV/YCbCr的乘法器优化，查找表替代策略。
色彩LUT
24
帧缓存与DDR接口
MIG IP的时序约束，读写命令的调度优化。
DDRMIG
25
视频时序生成
VESA时序的精确生成，同步信号与数据对齐。
VESA同步
26
多摄像头同步
多路视频流的时序对齐，PLL相位调整技巧。
多摄像头PLL
27
时序收敛迭代流程
从综合后时序到布局布线后时序的调试方法论。
迭代调试
28
增量编译与工程管理
ECO流程、增量综合、模块化设计的时序保持。
ECO增量
29
温度电压工艺角
PVT变化对时序的影响，如何留出裕量。
PVT裕量
30
实战案例复盘
一个1080p60图像处理系统的时序收敛全过程解析。
实战1080p60