VIP20
本课程属于:007-FPGA 芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Vitis AI加速与模型部署实战

📚 共计 30 章节
01
Vitis AI概述
AI加速器发展历程 · 架构总览 · 与传统FPGA对比
基础概念
02
开发环境搭建
Ubuntu配置 · Vitis AI 3.0安装 · Docker · XRT
环境工具链
03
Vitis AI核心组件
AI编译器 · 量化器 · VART · DPU核解析
架构组件
04
深度学习模型基础
CNN原理 · ResNet/YOLO · 计算图与算子
理论网络
05
模型量化原理
FP32 vs INT8 · QAT/PTQ · 校准数据集
量化精度
06
Vitis AI量化工具实战
vai_q_tensorflow/pytorch · 参数配置 · 调优
工具实战
07
模型编译流程
vai_c命令详解 · --arch/--net_name · xmodel
编译部署
08
DPU硬件架构
DPUv3/DPUCZDX8G/DPUCVDX8H · PE · 指令调度
硬件DPU
09
Vitis AI运行时(VART)
C++/Python API · Runner · 异步执行
API推理
10
VART API深度解析
Tensor/Buffer · 多线程 · 任务调度
高级性能
11
模型部署流程
全链路 · 文件组织 · 目录规范
流程规范
12
图像分类实战(ResNet50)
量化 · 编译 · Top-1/Top-5验证
实战分类
13
目标检测实战(YOLOv4)
Darknet转换 · NMS · mAP评估
检测YOLO
14
语义分割实战(UNet)
医学图像 · Dice/IoU · FPGA加速
分割医疗
15
自定义算子集成
TF/PyTorch自定义OP · OP库扩展 · 硬件实现
进阶自定义
16
多DPU协同推理
多核配置 · 负载均衡 · 吞吐量优化
多核性能
17
流水线并行设计
预处理-推理-后处理 · 双缓冲 · 延迟隐藏
架构流水线
18
性能分析与调优
Profiler · 瓶颈定位 · DPU利用率
调优分析
19
混合精度推理
INT8+FP16 · 精度与性能 · 自适应量化
混合精度INT8
20
模型剪枝与压缩
结构化剪枝 · 权重共享 · 知识蒸馏
压缩剪枝
21
Vitis AI 3.0新特性
统一编译器 · 增强量化 · 云边端协同
新特性3.0
22
边缘端部署(Zynq UltraScale+)
ZCU102/104 · Petalinux · SD卡启动
边缘Zynq
23
云端部署(Alveo加速卡)
U200/U250/U50 · PCIe驱动 · 数据中心
云端Alveo
24
嵌入式部署(KV260)
KV260 Starter Kit · DPU-PYNQ · Python原型
嵌入式KV260
25
Vitis AI与ROS集成
机器人视觉 · 实时检测 · ROS节点通信
ROS机器人
26
视频流实时处理
GStreamer · 多路解码 · 帧率优化
视频流处理
27
Vitis AI与TensorRT对比
FPGA vs GPU · 延迟/功耗 · 选型建议
对比选型
28
生产环境部署
版本管理 · A/B测试 · 监控与故障恢复
生产运维
29
常见问题与调试
编译错误 · 精度下降 · 硬件故障定位
调试排错
30
综合项目实战
智能安防 · 人脸检测+车牌识别 · 性能报告
项目综合