首页
›
芯片设计与FPGA
›
007-FPGA
›
《SerDes高速接口应用实战》
VIP20
本课程属于:007-FPGA
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
SerDes高速接口应用实战
📚 共计 30 章节
01
SerDes概述
什么是SerDes?为什么需要SerDes?基本架构与工作原理
入门
基础
02
SerDes关键指标
数据速率、抖动、误码率(BER)、功耗、通道数
指标
性能
03
SerDes物理层(PHY)基础
PMA子层与PCS子层功能划分
PHY
分层
04
串行器与解串器设计
Serializer架构、Deserializer架构、时钟恢复(CDR)原理
架构
CDR
05
时钟与数据恢复(CDR)
PLL与DLL基础、CDR环路类型、锁定过程
时钟
恢复
06
均衡技术
预加重、去加重、CTLE、判决反馈均衡(DFE)
均衡
信号
07
编码技术
8B/10B、64B/66B编码、扰码(Scrambling)
编码
线路
08
SerDes通道建模
S参数、插入损耗/回波损耗、通道仿真方法
建模
仿真
09
SerDes测试与验证
眼图测试、抖动分离、误码率测试、一致性测试
测试
验证
10
PCB设计要点
差分走线、阻抗控制、过孔设计、电源完整性
PCB
硬件
11
SerDes协议栈
PCIe、SATA、以太网、USB物理层
协议
标准
12
PCIe SerDes实战
Gen3/Gen4/Gen5物理层差异、链路训练状态机(LTSSM)
PCIe
实战
13
SATA SerDes实战
Gen1/Gen2/Gen3物理层参数、OOB信号
SATA
存储
14
以太网SerDes实战
10G/25G/100G物理层、PAM4调制
以太网
高速
15
USB SerDes实战
USB 3.0/3.1/3.2/4.0物理层演进、LFPS握手
USB
外设
16
JESD204B接口实战
协议概述、链路参数配置、确定性延迟
JESD
转换器
17
MIPI D-PHY/C-PHY实战
MIPI物理层标准、高速/低功耗模式
MIPI
移动
18
SerDes电源设计
电源噪声影响、滤波网络、LDO与DC-DC选择
电源
完整性
19
SerDes参考时钟设计
参考时钟抖动要求、分配网络、抖动传递函数
时钟
抖动
20
SerDes封装设计
封装对信号完整性影响、Flip-Chip vs Wire-Bond、仿真
封装
SI
21
SerDes仿真方法
IBIS-AMI模型、通道仿真、统计/瞬态仿真
仿真
模型
22
SerDes调试技巧
常见故障(失锁、高误码、眼图闭合)、调试流程与工具
调试
故障
23
SerDes功耗优化
低功耗模式、自适应均衡、DVFS
功耗
优化
24
多通道SerDes设计
通道间串扰、SSN、通道偏斜(Skew)
多通道
串扰
25
SerDes在FPGA中的应用
Xilinx GTH/GTY/GTM、Intel Transceiver、Lattice SerDes
FPGA
收发器
26
SerDes在ASIC中的应用
硬核IP与软核IP选择、工艺节点影响
ASIC
IP
27
SerDes发展趋势
112Gbps PAM4、224Gbps、光互连融合
前沿
PAM4
28
SerDes标准组织与规范
IEEE 802.3、OIF、PCI-SIG、JEDEC、MIPI
标准
组织
29
SerDes系统级设计案例
数据中心交换机、AI加速器SerDes设计
案例
系统
30
SerDes项目实战总结
从需求分析到量产全流程回顾、常见问题与解决方案
总结
量产
所属VIP或分类
同VIP:DDR控制器设计与调试指南
同VIP:DDR读写控制与实战演练
同VIP:FPGA串口通信与数据收发工程实践