VIP20

本课程属于：005-EDA后端流程 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

零基础读懂EDA后端流程

📚 共计 30 章节

芯片设计概述

从沙子到芯片的奇幻旅程，EDA工具的角色定位，后端流程全景图。

✨ 入门🧩 全景

逻辑综合入门

RTL代码到门级网表的魔法，综合工具（DC）的基本用法，时序约束初探。

⚡ 综合⏱️ 约束

标准单元库探秘

什么是标准单元，库文件的组成（LIB, LEF, GDS），PVT corner的概念。

📚 库🌡️ PVT

布局规划 (Floorplan)

芯片尺寸与IO规划，宏单元（Memory）的摆放，电源网络规划。

🗺️ 布局🔌 电源

电源网络设计

电源地网络（PG）的构成，IR Drop与EM的基础概念，如何给芯片供电。

⚡ PG📉 IR Drop

单元放置 (Placement)

从逻辑到物理的映射，Placement的优化目标（Congestion, Timing），常用算法简介。

📦 放置📐 拥塞

时钟树综合 (CTS)

时钟信号的重要性，时钟树的结构（H-tree, X-tree），如何平衡时钟偏差（Skew）。

🕒 时钟🌲 H-tree

时钟树优化

时钟门控（Clock Gating）的实现，多时钟域的处理，CTS后的时序评估。

🚪 门控⏲️ 多域

布线入门 (Routing)

全局布线与详细布线，布线资源与金属层，布线规则（DRC）初识。

🔗 布线📏 DRC

天线效应与修复，串扰（Crosstalk）与噪声，布线后的时序收敛。

📡 天线🔊 串扰

静态时序分析 (STA) 基础

什么是STA，Setup与Hold检查，时序路径的分类。

⏱️ STA✅ Setup

OCV与AOCV，时序例外（False Path, Multicycle Path），CRPR/CPPR技术。

📊 OCV🚫 False Path

动态功耗与静态功耗，功耗分析工具（PTPX）的使用，低功耗设计简介。

🔋 功耗📉 PTPX

电压降 (IR Drop) 分析

IR Drop的成因，静态与动态IR Drop分析，如何降低IR Drop。

⚡ IR Drop📉 动态

物理验证 (DRC/LVS)

设计规则检查（DRC），电路图与版图一致性检查（LVS），天线规则检查。

🔬 DRC📐 LVS

可制造性设计 (DFM)

CMP与密度规则，光刻热点与OPC技术，冗余通孔插入。

🏭 DFM🔬 OPC

可测试性设计 (DFT) 基础

扫描链（Scan Chain）的原理，ATPG与故障覆盖率，BIST技术简介。

🔍 DFT🔗 Scan

形式验证 (Formal Verification)

逻辑等价性检查（LEC），RTL与网表的比对，验证流程。

✅ LEC🧠 等价

签核 (Sign-off) 流程

Timing Sign-off，Power Sign-off，Physical Sign-off，如何才算流片就绪。

✅ 签核📄 流片

先进工艺节点挑战

FinFET与GAA晶体管，先进工艺下的布线规则，多重 patterning 技术。

🔬 FinFET📐 多重曝光

层次化设计方法

扁平化与层次化流程，顶层与模块的集成，黑盒（Black Box）的使用。

🏗️ 层次⬛ 黑盒

ECO (工程变更命令)

功能ECO与时序ECO，ECO的流程与工具，如何在后期快速修bug。

🛠️ ECO🐛 修bug

库特征化 (Library Characterization)

为什么要自己做库，特征化流程（Liberate），NLDM与CCS模型。

📊 特征化📈 NLDM

时序库 (Liberty) 详解

Liberty文件结构，查找表（Look-up Table）的解读，时序与功耗模型。

📁 Liberty🔍 LUT

物理库 (LEF) 详解

LEF文件结构，宏单元（Macro）的LEF定义，技术LEF与单元LEF。

📐 LEF🧱 Macro

寄生参数提取 (RC Extraction)

寄生参数对时序的影响，提取工具（StarRC）的使用，SPEF文件格式。

🔌 RC📄 SPEF

信号完整性 (SI) 分析

串扰延迟与串扰噪声，SI分析流程，如何修复SI问题。

📡 SI🔊 串扰

功耗管理技术

多电压域（Multi-Voltage），电源关断（Power Gating），动态电压频率调整（DVFS）。

🔋 多电压⛔ Power Gating

后端脚本自动化

Tcl语言入门，常用EDA工具的Tcl命令，如何编写自动化流程脚本。

📜 Tcl🤖 自动化

项目实战案例

一个完整的28nm芯片后端流程复盘，从网表到GDS的每一步，常见问题与解决方案。

🚀 实战📁 28nm