布局规划：芯片的“城市规划”
大家好，我是你们的EDA后端工程师朋友。今天我们来聊聊布局规划，也就是Floorplan。
你可以把芯片设计想象成建造一座城市。逻辑综合只是画好了每栋楼的施工图，而布局规划，就是决定这座城市建在哪、有多大、路怎么修、电厂放哪、还有那些大型商场（宏单元）摆在什么位置。
这一步做不好，后面所有工作都会很痛苦。我见过不少项目，因为Floorplan没做好，导致后面时序收敛不了，最后不得不推倒重来。嗯，那滋味可不好受。
核心要点：布局规划决定了芯片的面积、性能、功耗和可制造性。它是后端流程的基石。
1. 芯片尺寸与IO规划：先得有个“地皮”
做Floorplan的第一步，就是确定芯片的尺寸。说白了，就是这块“地皮”要多大。
尺寸怎么定？ 主要看两点：一是核心面积，也就是所有标准单元和宏单元加起来需要多大地方；二是IO Pad的数量和间距。
我个人习惯先做一个粗略估算。把所有宏单元的面积加起来，再乘以一个利用率系数（比如0.7到0.8），然后加上标准单元预估的面积。嗯，这只是个起点。
小技巧： 芯片的宽高比（Aspect Ratio）也很重要。太扁或太方的芯片，都会给后面的布局布线带来麻烦。我一般建议宽高比在1:1到2:1之间。
IO Pad怎么摆？ 这就像给城市修城门。IO Pad通常分布在芯片四周。你得根据芯片的功能和信号流向，把输入、输出、电源、地Pad合理分配。
我曾经遇到过一个项目，因为IO Pad间距没算好，导致最后有几根信号线死活绕不出来。那次教训让我养成了一个习惯：在Floorplan阶段，就先把IO Pad的间距留足，尤其是高速信号和电源Pad旁边。
| IO类型 | 摆放原则 | 注意事项 |
|---|---|---|
| 高速信号 | 靠近芯片边缘，远离噪声源 | 避免长距离平行走线 |
| 电源/地 | 均匀分布，多组并联 | 考虑电流密度和IR Drop |
| 时钟信号 | 单独摆放，屏蔽保护 | 减少时钟偏斜 |
2. 宏单元（Memory）的摆放：给“大块头”找个好位置
宏单元，尤其是Memory，是芯片里的“大块头”。它们面积大、功耗高、对时序敏感。摆不好，整个芯片都得跟着遭殃。
摆放原则是什么？ 说白了就是“物以类聚”。把相关的Memory放在一起，靠近它们对应的逻辑模块。比如，CPU的Cache Memory就放在CPU旁边，这样数据通路短，延迟小。
你想想看，如果Memory和它的控制逻辑隔了半个芯片，那信号传输的延迟得多大？时序肯定收不拢。
注意： Memory之间要留出足够的通道（Channel），方便后续的布线。通道宽度一般建议在10到20微米以上，具体看工艺和布线资源。
我记得有一次，为了省面积，我把几个Memory挤得太紧。结果到了布线阶段，发现通道里根本走不下那么多线，最后不得不把Memory挪开，重新做Floorplan。那叫一个折腾。
对齐也很重要。 尽量让Memory的边界对齐，这样电源网络可以整齐地穿过，也方便后续的物理验证。我一般会用一个统一的网格（Grid）来对齐所有宏单元。
3. 电源网络规划：给芯片“供电”
没有电，芯片就是一块废铁。电源网络规划，就是给芯片铺好“电网”。
电源网络包括什么？ 主要有电源环（Ring）、电源条带（Strap）和电源轨道（Rail）。
- 电源环： 围绕芯片或宏单元的一圈金属线，负责把外部电源引入芯片内部。
- 电源条带： 横跨芯片的粗金属线，像高速公路一样，把电能输送到各个区域。
- 电源轨道： 标准单元里的细金属线，直接给每个门电路供电。
怎么规划？ 核心是保证每个地方都有足够的电流，同时电压降（IR Drop）不能太大。我一般会先做电流密度分析，看看哪些区域耗电多，然后在那里多铺几条电源条带。
关键指标： IR Drop通常要求小于电源电压的5%。如果超过这个值，芯片可能无法正常工作。
嗯，这里要注意，电源网络的宽度和间距不是随便定的。太宽了浪费面积，太窄了电流不够。我习惯用工具先跑一个快速仿真，看看IR Drop的分布，再调整电源网络的参数。
我曾经在一个低功耗项目中，为了省面积，把电源条带做得特别细。结果仿真发现，芯片中心的IR Drop超过了10%。没办法，只能加宽条带，重新来过。所以，电源网络这块，真的不能省。
好了，布局规划的核心内容就这些。记住，这一步是后端流程的基石，花再多时间都值得。把芯片尺寸、IO、宏单元和电源网络都规划好了，后面的路才会顺畅。
总结一下： 布局规划就是给芯片“定地盘、摆大楼、铺电网”。每一步都要深思熟虑，否则后面全是坑。
可可精品资料库