01
布局布线概述
什么是布局布线？在芯片设计流程中的位置，目标与挑战。
基础全局
02
布局阶段核心思路
标准单元、宏单元、I/O PAD布局，密度控制与拥塞预估。
布局拥塞
03
布线阶段核心思路
全局布线、详细布线、资源分配、串扰与天线效应修复。
布线信号
04
时序驱动布局布线
WNS/TNS概念，时序约束传递，关键路径识别与驱动策略。
时序关键路径
05
功耗优化布局布线
动态/静态功耗，电压域划分，多阈值单元，时钟门控与功耗感知。
低功耗电压域
06
时钟树综合与布局布线
时钟偏差/抖动，H-tree，网格结构，时钟屏蔽与注意事项。
时钟CTS
07
电源网络设计
电源网格，IR Drop，电迁移，去耦电容，电源域分割。
电源EM
08
拥塞分析与优化
拥塞原因、热点识别、缓解技术、资源利用率控制。
拥塞优化
09
先进工艺节点挑战
FinFET，多重 patterning，布线层数，通孔优化，光刻友好。
先进工艺FinFET
10
层次化设计布局布线
扁平/层次化流程，顶层接口，黑盒处理，时序预算与物理验证。
层次化收敛
11
布局布线中的DFM
CMP影响，金属密度，通孔冗余，应力效应，良率提升。
DFM良率
12
静态时序分析(STA)与布局布线
建立/保持时间，OCV，AOCV，SSTA，时序修复ECO。
STAOCV
13
信号完整性(SI)分析
串扰噪声/延迟，屏蔽线，线间距规则，SI驱动布线。
SI串扰
14
功耗分析
平均/峰值功耗，仿真方法，热点识别，低功耗技术。
功耗分析
15
物理验证
DRC/LVS/ERC，天线规则，填充单元插入。
物理验证DRC
16
布局布线工具使用技巧
脚本编写，GUI调试，报告解读，数据库与版本控制。
工具脚本
17
布局布线流程自动化
Tcl自动化，流程集成，参数化设计，回归测试。
自动化Tcl
18
多电压域设计
电压域划分，电平转换器，隔离单元，保持寄存器，电源关断。
多电压低功耗
19
布局布线中的时序例外
假路径，多周期路径，最大/最小延迟，时钟分组，异步处理。
例外异步
20
布局布线ECO流程
功能ECO，时序ECO，金属层ECO，验证与自动化。
ECO修复
21
布局布线中的测试设计
扫描链插入/重排序，边界扫描，BIST，测试模式时序。
DFT扫描
22
布局布线中的可靠性设计
热效应，热梯度，电迁移/应力可靠性，老化效应。
可靠性热
23
模拟与混合信号设计
模拟模块隔离，数字噪声抑制，衬底耦合，屏蔽策略。
混合信号隔离
24
布局布线中的3D IC设计
3D堆叠，TSV布局，热管理，3D时序与物理验证。
3D ICTSV
25
机器学习应用
拥塞/时序预测，布局质量评估，资源预测，参数调优。
ML预测
26
云平台应用
云端工具部署，分布式计算，数据管理，安全与成本优化。
云分布式
27
设计约束管理
SDC编写，约束验证/调试，版本管理，复用。
SDC约束
28
库与工艺文件
Liberty，LEF/DEF，工艺文件解读，库质量与更新管理。
库工艺
29
项目实战
项目规划，团队协作，里程碑，问题追踪与复盘。
实战管理
30
前沿技术
量子计算布局，存算一体，光互连，柔性电子，新兴工艺。
前沿量子